專利名稱：一種順序輸出的高精度3780點fft處理裝置和方法
技術(shù)領域：
本發(fā)明涉及快速傅里葉變換處理技術(shù)，特別涉及一種用于中國數(shù)字電視廣播地面?zhèn)鬏敇藴手?780點離散傅里葉變換處理器的實現(xiàn)方法。
背景技術(shù)：
數(shù)字電視地面廣播是廣播電視體系中的重要組成部分，DTMB是我國具有自主知識產(chǎn)權(quán)的數(shù)字電視地面廣播標準。該標準的確立為我國數(shù)字電視產(chǎn)業(yè)的發(fā)展帶來了新的機遇。作為其核心技術(shù)的時域同步正交頻分復用技術(shù)(TDS-0FDM)，通過時域和頻域混合處理，簡單方便地實現(xiàn)了快速碼字捕獲和穩(wěn)健的同步跟蹤，其中通過綜合考慮多種因素而設計出來的3780點子載波數(shù)，在實際應用中具有一定的獨創(chuàng)性和新穎性，形成了與歐、日多載波技術(shù)不同的自主核心技術(shù)。 對于3780點的FFT —般有兩種方法一是通過將3780點內(nèi)插為4096點，利用基-2或基-4算法實現(xiàn)4096點FFT，然后通過減采樣得到3780點FFT ;二是將3780點分解為3X4X5X7X9，通過計算小點的DFT來得到3780點DFT。而素因子算法相比混合基算法消去了旋轉(zhuǎn)因子的乘法運算，與Winograd算法相比結(jié)構(gòu)更為簡單且可實現(xiàn)同址順序運算，是實現(xiàn)非基-2點FFT的一種最常用的方法。但素因子算法必須面臨一個重新排序的問題，而重新排序就意味著必須增加一級緩沖區(qū)，需要消耗大量的存儲器資源，不僅提高了硬件成本還降低了處理速度，增加了控制的復雜度。還有的做法通過修改小點DFT的設計結(jié)構(gòu)來避免重新排序，但針對不同的設計需要進行小點數(shù)DFT的重新設計，方法不能通用且同樣增加了復雜度。在小點數(shù)運算排序方面，大多的設計都采用由小到大的運算順序，但這樣的順序并不一定能達到最高的運算精度。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，提供一種順序輸出的高精度3780點FFT處理裝置。本發(fā)明的素因子算法不需要重新排序，也不需要對小點數(shù)FFT進行修改設計，每個小點數(shù)運算都是同址順序的，從而簡化了算法設計，采用“乒乓”存儲結(jié)構(gòu)提高了運算速度和數(shù)據(jù)吞吐率，減少了存儲器資源，降低了硬件成本。且本發(fā)明通過對設計的調(diào)制誤差比進行仿真，得出最優(yōu)的小點FFT運算順序，大大提高了處理裝置的精度。基于上述目的，本發(fā)明采用順序輸出的素因子算法實現(xiàn)3780點DFT。具體而言，3780分解為3780=4X27X7X5，四個互素因子。當進行3780點DFT時，先進行945次常規(guī)的4點同址WFTA，然后進行140次常規(guī)的27點同址混合基FFT運算，再進行540次常規(guī)的7點同址WFTA，最后進行756次常規(guī)的5點同址WFTA。27點同址混合基FFT運算時，先進行9次常規(guī)的3點同址WFTA，然后將所得27點數(shù)據(jù)與常規(guī)的27點旋轉(zhuǎn)因子相乘，再進行3次常規(guī)的9點WFTA。整個運算過程中，每個小點的DFT運算都是同址順序的，且各個小點DFT運算模塊不需要進行修改設計。
本發(fā)明使用兩個3780點復數(shù)的存儲器Cachel和Cache2來組成一個乒乓結(jié)構(gòu)的存儲器，當Cachel作為輸出存儲器時，Cache2則作為輸入及運算處理存儲器；一次運算周期完成后，兩個存儲器互換狀態(tài)，Cache2作為輸出存儲器，而Cachel作為輸入及運算處理存儲器。從外部將數(shù)據(jù)寫入到乒乓結(jié)構(gòu)存儲器是按照自然順序的；各小點數(shù)DFT運算過程中從存儲器讀取數(shù)據(jù)和運算完后寫入存儲器的地址是順序的而且是同址的；在運算完后，從存儲器輸出到外部的地址由順序輸出控制模塊得到，保證輸出數(shù)據(jù)與輸入一樣是順序的。順序輸出控制模塊由一個寄存器、一個累加器、一個選擇器構(gòu)成，與源地址直接順序輸出有相似的結(jié)構(gòu)且資源消耗相同，來完成一個模數(shù)累加運算得到順序輸出需要的讀取地址。關(guān)于本發(fā)明的優(yōu)勢與方法可通過下面的發(fā)明詳述及附圖得到進一步的了解。


圖I是采用乒乓結(jié)構(gòu)基于順序輸出素因子算法的3780點FFT功能框圖；圖2是采用模數(shù)累加器結(jié)構(gòu)的順序輸出模塊功能框圖；圖3是采用普通累加器結(jié)構(gòu)的自然順序地址產(chǎn)生功能框圖；圖4是各種小點數(shù)排列組合下的MER仿真結(jié)果表圖；圖5是最優(yōu)的小點數(shù)排列運算流程圖；圖6是乒乓結(jié)構(gòu)存儲器與輸入輸出時序框圖；
圖7是采用乒乓結(jié)構(gòu)基于順序輸出素因子算法的3780點FFT流程圖；圖8是基于常規(guī)混合基算法的27點DFT設計流程圖。
具體實施例方式下面對結(jié)合附圖對本發(fā)明的較佳實施例作詳細闡述，以使本發(fā)明的優(yōu)點和特征能更易于被本領域技術(shù)人員理解，從而對本發(fā)明的保護范圍作出更為清楚明確的界定。按照素因子分解算法，將N分解得到各個因子N1, N2,…，Nm如下式N = N1XN2X …XNm(I)對于i，j = 1，2，…，M且當 i Φ j，有 GCD(Ni, Nj) = I。 N點序列χ (η)的DFT定義為A(A) = DFT [酬]=乏 x(n)W;k(I)
H-O其中Wn = f2ll/N。如(I)式，將N分解成M個互素的因子相乘，則將一維N點FFT變換為M維FFT。為實現(xiàn)順序同址運算，η和k采用同樣的下標映射方式，如下式nN⑶
M ATk = (Yj(—)ki)N(4)
i=l式中Hi, ki = O, I, ...，Ni-I ；<>N 表示取模 N。將(3) (4)式代入(2)式，可得
權(quán)利要求
1.一種順序輸出的高精度3780點FFT處理裝置，其特征在于，所述處理裝置包括 常規(guī)的4點、5點、7點WFTA模塊及27點混合基模塊，用于執(zhí)行各小點數(shù)的FFT運算，且各小點數(shù)運算時讀寫存儲器Cachel (或Cache2)的地址和順序相同； 兩個“乒乓”結(jié)構(gòu)的存儲器Cachel和Cache2，使FFT運算不間斷得進行并且不斷輸出運算結(jié)果，可滿足流式輸出，提高了數(shù)據(jù)吞吐量； 狀態(tài)及地址控制模塊，通過狀態(tài)機控制存儲器Cachel和Cache2的讀寫地址和工作狀態(tài)，控制小點FFT運算按照4點、3點、9點、7點、5點的順序進行； 輸出地址控制模塊，通過一個模數(shù)累加器結(jié)構(gòu)生成最后存儲器輸出數(shù)據(jù)的地址，以得到最終順序的3780點輸出。
2.根據(jù)權(quán)利要求I所述的一種順序輸出的高精度3780點FFT處理裝置，其特征在于，所述的“乒乓”結(jié)構(gòu)存儲器包含存儲器Cachel和存儲器Cache2，它的工作流程當?shù)谝粠瑪?shù)據(jù)到來時，按照自然順序?qū)懭隒achel，隨后進行各小點數(shù)FFT運算且各中間運算結(jié)構(gòu)都按源地址寫入到Cachel，即同址運算，此時Cache2空閑且不輸出數(shù)據(jù)；當?shù)诙瑪?shù)據(jù)到來時，第一幀數(shù)據(jù)已運算完畢且從Cachel輸出，與此同時第二幀數(shù)據(jù)按自然順序?qū)懭隒ache2，并進行各小點數(shù)同址FFT運算；當?shù)谌龓瑪?shù)據(jù)到來時，Cache2輸出第二幀數(shù)據(jù)，第三幀數(shù)據(jù)寫入Cachel并進行FFT運算，以此類推。裝置通過選擇器控制Cachel和Cache2交替地處于輸出或輸入運算狀態(tài)，來保證數(shù)據(jù)以流模式不間斷地輸出。
3.根據(jù)權(quán)利要求I所述的一種順序輸出的高精度3780點FFT處理裝置，其特征在于，所述各小點WFTA運算按照4點、3點、9點、7點、5點的運算順序進行，達到3780點FFT處理裝置的精度最聞。
4.根據(jù)權(quán)利要求I所述的一種順序輸出的高精度3780點FFT處理裝置，其特征在于，所述順序輸出控制模塊由一個寄存器、一個累加器、一個選擇器構(gòu)成，與源地址直接順序輸出有相似的結(jié)構(gòu)且資源消耗相同；所得地址用于讀取“乒乓”結(jié)構(gòu)中的輸出存儲器，進而得到順序的3780點輸出結(jié)果。
全文摘要
本發(fā)明提供了一種順序輸出的高精度3780點FFT處理裝置，它的特征在于所述裝置根據(jù)素因子算法，將3780點FFT按素因子分解為4*5*7*27，并按照4點、3點、9點、7點、5點的小點數(shù)運算順序來實現(xiàn)高精度的FFT運算，綜合運用WFTA算法和混合基算法實現(xiàn)常規(guī)的4點、5點、7點、27點的FFT運算；采用“乒乓”結(jié)構(gòu)的存儲器及模數(shù)累加器結(jié)構(gòu)的地址控制模塊，使本裝置在中間處理過程及最后輸出過程都不需要額外的整序運算，大大節(jié)約了處理所需的存儲資源。
文檔編號G06F17/14GK102880592SQ201210379750
公開日2013年1月16日 申請日期2012年10月9日 優(yōu)先權(quán)日2012年10月9日
發(fā)明者蔣藍祥, 劉昌銀, 萬欣, 張鵬 申請人:蘇州威士達信息科技有限公司