專利名稱：計(jì)算機(jī)及其主板、測(cè)試卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)及其主板、測(cè)試卡。
背景技術(shù)：
測(cè)試主板元件如中央處理器的power good信號(hào)輸出是否正常為主板系統(tǒng)測(cè)試的 測(cè)試項(xiàng)目之一，目前，常通過(guò)萬(wàn)用表等測(cè)試儀器逐一測(cè)試主板待測(cè)元件的每一電源引腳，耗 時(shí)長(zhǎng)且工作量大，另外，主板電路集成度越來(lái)越高，易導(dǎo)致由于誤認(rèn)元件電源引腳而引起誤 測(cè)的后果。發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可自動(dòng)指示主板元件的power good信號(hào)是否輸出 正常的計(jì)算機(jī)及其主板、測(cè)試卡。
一種計(jì)算機(jī)，包括一主板，包括至少一電子元件，每一電子元件包括至少一 power good信號(hào)端，該power good信號(hào)端 用于輸出一待測(cè)power good信號(hào)；及一接口，包括一電源引腳、一接地弓I腳和與上述電子元件的power good信號(hào)端數(shù)量相 同的信號(hào)引腳，每一信號(hào)引腳對(duì)應(yīng)連接一 power good信號(hào)端,該電源引腳與一直流電源相 連，該接地引腳接地；以及 一測(cè)試卡，包括一用于連接該接口的連接器，包括一電源引腳、一接地引腳和與該接口的信號(hào)引腳數(shù) 量相同的信號(hào)引腳，該連接器的每一信號(hào)引腳用于對(duì)應(yīng)連接該接口的每一信號(hào)引腳，該連 接器的電源引腳和接地引腳用于分別連接該接口的電源引腳和接地引腳；及與該連接器的信號(hào)引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號(hào)引 腳，該指示電路用于指示對(duì)應(yīng)相連的信號(hào)弓I腳是否輸入高電平信號(hào)。
一種主板，包括至少一電子元件，每一電子元件包括至少一 power good信號(hào)端，該power good信號(hào)端 用于輸出一待測(cè)power good信號(hào)；及一接口，包括一電源引腳、一接地弓I腳和與上述電子元件的power good信號(hào)端數(shù)量相 同的信號(hào)引腳，每一信號(hào)引腳對(duì)應(yīng)連接一 power good信號(hào)端,該電源引腳與一直流電源相 連，該接地引腳接地。
一用于與一主板的一接口相連的連接器，包括至少一信號(hào)引腳，一電源引腳和一 接地引腳，該連接器的電源引腳和接地引腳分別用于連接該接口的一電源引腳和一接地引 腳；及與該連接器的信號(hào)引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號(hào)引 腳，該指示電路用于指示對(duì)應(yīng)相連的信號(hào)弓I腳是否輸入高電平信號(hào)。
上述計(jì)算機(jī)通過(guò)該接口集成該主板元件的待測(cè)power good信號(hào),并通過(guò)該測(cè)試卡 的指示電路指示對(duì)應(yīng)的待測(cè)power good信號(hào)是否正常，非常直觀，且可一次性得出多個(gè)待 測(cè)電源信號(hào)的測(cè)試結(jié)果，快捷省時(shí)。


圖1為本發(fā)明計(jì)算機(jī)主板的較佳實(shí)施方式的電路圖。
圖2為本發(fā)明計(jì)算機(jī)的測(cè)試卡的較佳實(shí)施方式的電路圖。
主要元件符號(hào)說(shuō)明計(jì)算機(jī)100中央處理器90內(nèi)存儲(chǔ)器80主板40接口70測(cè)試卡50連接器60電阻R1-R3場(chǎng)效應(yīng)管Q發(fā)光二極管D如下具體實(shí)施方式
將結(jié)合上述附圖進(jìn)一步說(shuō)明本發(fā)明。
具體實(shí)施方式
請(qǐng)參考圖1及圖2，本發(fā)明計(jì)算機(jī)100的較佳實(shí)施方式包括主板40和測(cè)試卡50。
該主板40包括中央處理器90、內(nèi)存儲(chǔ)器80和接口 70。
該中央處理器90用于輸出四組power good信號(hào)，第一組為VCC_CPU0_PWR⑶信 號(hào)和 VCC_CPU1_PWRGD 信號(hào)、第二組為 VSA_CPU0_PWRGD 信號(hào)和 VSA_CPU1_PWRGD 信號(hào)、第三 組為PLL_CPU0_PWRGD信號(hào)和PLL_CPU1_PWRGD信號(hào)以及第四組為VTT_CPU0_PWRGD信號(hào)和 VTT_CPU1_PWRGD信號(hào)，每一待測(cè)power good信號(hào)對(duì)應(yīng)該中央處理器90的一電源輸出端。
本實(shí)施例中，該內(nèi)存儲(chǔ)器80為DDR3 (Double Data Rate 3)內(nèi)存儲(chǔ)器，該內(nèi)存儲(chǔ) 器80用于輸出兩組power good信號(hào)，第一組為DDR3_VDDQ_CPU0_PWRGD信號(hào)和DDR3_VDDQ_ CPU1_PWRGD 信號(hào)，以及第二組為 DDR3_VTT_CPU0_PWRGD 信號(hào)和 DDR3_VTT_CPU1_PWRGD 信號(hào)， 每一待測(cè)power good信號(hào)對(duì)應(yīng)該內(nèi)存儲(chǔ)器80的一電源輸出端。
該接口 70包括弓I腳數(shù)量與該中央處理器90的待測(cè)power good信號(hào)數(shù)量相同的第 一信號(hào)引腳1-8，以及引腳數(shù)量與該內(nèi)存儲(chǔ)器80的待測(cè)電源信號(hào)數(shù)量相同的第二信號(hào)引腳 9-12，其中每一第一信號(hào)引腳對(duì)應(yīng)連接該中央處理器90的一電源輸出端，每一第二信號(hào)引 腳對(duì)應(yīng)連接該內(nèi)存儲(chǔ)器80的一電源輸出端。本實(shí)施例中，主板待測(cè)元件僅列舉該中央處理 器90和內(nèi)存儲(chǔ)器80只為方便說(shuō)明，其他實(shí)施例中，還可包括其他常見(jiàn)的待測(cè)元件如網(wǎng)卡、 擴(kuò)展槽等，故，對(duì)應(yīng)地，該接口 70還可包括引腳數(shù)量與其他待測(cè)元件的待測(cè)power good信 號(hào)數(shù)量相同的信號(hào)引腳組。該接口 70還包括電源引腳VCC和接地引腳GND，該接口 70的電 源引腳VCC與一直流電源P5V相連，該接口 70的接地引腳GND接地。
該測(cè)試卡50包括連接器60以及與該接口 70的信號(hào)弓I腳數(shù)量相同的指示電路30。
該連接器60包括與該接口 70的信號(hào)引腳數(shù)量相同的信號(hào)引腳、一電源引腳VCC 和一接地引腳GND，該連接器60用于連接該接口 70，該連接器60的每一信號(hào)引腳用于對(duì)應(yīng)連接該接口 70的每一信號(hào)引腳，該連接器60的電源引腳VCC和接地引腳GND用于分別連 接該接口 70的電源引腳VCC和接地引腳GND。
每一指示電路30連接該連接器60的一信號(hào)引腳，以指示對(duì)應(yīng)相連的信號(hào)引腳是 否輸入電源信號(hào)。每一指不電路30包括電阻R1-R3、場(chǎng)效應(yīng)管Q和發(fā)光二極管D。每一場(chǎng) 效應(yīng)管Q的柵極通過(guò)電阻Rl連接該連接器60 —對(duì)應(yīng)的信號(hào)引腳，每一場(chǎng)效應(yīng)管Q的漏極 通過(guò)電阻R2與該連接器60的電源引腳VCC相連，還通過(guò)電阻R3連接對(duì)應(yīng)的發(fā)光二極管D 的陰極，每一發(fā)光二極管D的陽(yáng)極與該連接器60的電源引腳VCC相連，每一場(chǎng)效應(yīng)管Q的 源極連接該連接器60的接地引腳GND。其他實(shí)施例中，該場(chǎng)效應(yīng)管Q還可為其他的電子開(kāi) 關(guān)如三極管，該發(fā)光二極管還可為其他發(fā)光體如燈泡。
下面對(duì)本發(fā)明的較佳實(shí)施方式的工作原理進(jìn)行說(shuō)明需要測(cè)試該中央處理器90和該內(nèi)存儲(chǔ)器80的待測(cè)power good信號(hào)時(shí)，即將該測(cè)試 卡50通過(guò)該連接器60和該接口 70連接該主板40，假設(shè)該中央處理器90的核心電源(CPU VCORE)工作正常，則該中央處理器90的VCC_CPU0_PWRGD信號(hào)和VCC_CPU1_PWRGD信號(hào)均 為高電平信號(hào)，該兩高電平信號(hào)通過(guò)該接口 70和該連接器60的對(duì)應(yīng)的信號(hào)引腳分別輸入 對(duì)應(yīng)的場(chǎng)效應(yīng)管Q的柵極，使得對(duì)應(yīng)的場(chǎng)效應(yīng)管Q導(dǎo)通，繼而使得對(duì)應(yīng)的發(fā)光二極管D的陰 極被下拉接地，則對(duì)應(yīng)的發(fā)光二極管D發(fā)光，以指示該VCC_CPU0_PWRGD信號(hào)和VCC_CPU1_ PWRGD信號(hào)正常輸出。
假設(shè)該中央處理器90的核心電源工作不正常，則該中央處理器90不輸出VCC_ CPU0_PWRGD信號(hào)和VCC_CPU1_PWRGD信號(hào)，即對(duì)應(yīng)電源端的信號(hào)均為低電平信號(hào)，該兩低電 平信號(hào)通過(guò)該接口 70和該連接器60的對(duì)應(yīng)的信號(hào)引腳分別輸入對(duì)應(yīng)的場(chǎng)效應(yīng)管Q的柵 極，使得對(duì)應(yīng)的場(chǎng)效應(yīng)管Q截止，繼而使得對(duì)應(yīng)的發(fā)光二極管D的陰極被上拉至該直流電源 P5V,則對(duì)應(yīng)的發(fā)光二極管D不發(fā)光，以指示該VCC_CPU0_PWRGD和VCC_CPU1_PWRGD信號(hào)沒(méi) 輸出。
同理,該中央處理器90的其他待測(cè)power good信號(hào)以及該內(nèi)存儲(chǔ)器80的待測(cè) power good信號(hào),若正常輸出，則對(duì)應(yīng)的發(fā)光二極管D發(fā)光,若不輸出，則對(duì)應(yīng)的發(fā)光二極 管D不發(fā)光。
上述計(jì)算機(jī)100通過(guò)該接口 70集成該中央處理器90和內(nèi)存儲(chǔ)器80的待測(cè)電源 信號(hào)，并通過(guò)該測(cè)試卡50的發(fā)光二極管D指示對(duì)應(yīng)的待測(cè)電源信號(hào)是否正常，非常直觀，且 可一次性得出多個(gè)待測(cè)電源信號(hào)的測(cè)試結(jié)果，快捷省時(shí)，另外，不需測(cè)試時(shí)，可將該測(cè)試卡 50拔出，利于節(jié)能。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在 本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替代，皆涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種計(jì)算機(jī),包括一主板，包括至少一電子元件，每一電子元件包括至少一 power good信號(hào)端，該power good信號(hào)端用于輸出一待測(cè)power good信號(hào)；及一接口，包括一電源引腳、一接地引腳和與上述電子元件的power good信號(hào)端數(shù)量相同的信號(hào)引腳，每一信號(hào)引腳對(duì)應(yīng)連接一 power good信號(hào)端,該電源引腳與一直流電源相連，該接地引腳接地；以及一測(cè)試卡，包括一用于連接該接口的連接器，包括一電源引腳、一接地引腳和與該接口的信號(hào)引腳數(shù)量相同的信號(hào)引腳，該連接器的每一信號(hào)引腳用于對(duì)應(yīng)連接該接口的每一信號(hào)引腳，該連接器的電源引腳和接地引腳用于分別連接該接口的電源引腳和接地引腳；及與該連接器的信號(hào)引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號(hào)引腳，該指示電路用于指示對(duì)應(yīng)相連的信號(hào)弓I腳是否輸入高電平信號(hào)。
2.如權(quán)利要求1所述的計(jì)算機(jī)，其特征在于每一指示電路包括第一至第三電阻、一場(chǎng)效應(yīng)管和一包括第一和第二端的發(fā)光體，每一場(chǎng)效應(yīng)管的柵極通過(guò)該第一電阻連接該連接器的一對(duì)應(yīng)的信號(hào)引腳，每一場(chǎng)效應(yīng)管的漏極通過(guò)該第二電阻與該連接器的電源引腳相連，還通過(guò)該第三電阻連接對(duì)應(yīng)的發(fā)光體的第一端，每一發(fā)光體的第二端與該連接器的電源引腳相連，每一場(chǎng)效應(yīng)管的源極連接該連接器的接地引腳。
3.如權(quán)利要求2所述的計(jì)算機(jī)，其特征在于該發(fā)光體為發(fā)光二極管，該發(fā)光體的第一和第二端分別對(duì)應(yīng)為該發(fā)光二極管的陰極和陽(yáng)極。
4.一種主板，包括至少一電子元件，每一電子元件包括至少一 power good信號(hào)端，該power good信號(hào)端用于輸出一待測(cè)power good信號(hào)；及一接口，包括一電源引腳、一接地弓I腳和與上述電子元件的power good信號(hào)端數(shù)量相同的信號(hào)引腳，每一信號(hào)引腳對(duì)應(yīng)連接一 power good信號(hào)端,該電源引腳與一直流電源相連，該接地引腳接地。
5.一種測(cè)試卡，包括一用于與一主板的一接口相連的連接器，包括至少一信號(hào)引腳，一電源引腳和一接地引腳，該連接器的電源引腳和接地引腳分別用于連接該接口的一電源引腳和一接地引腳； 及與該連接器的信號(hào)引腳數(shù)量相同的指示電路，每一指示電路連接該連接器的一信號(hào)引腳，該指示電路用于指示對(duì)應(yīng)相連的信號(hào)弓I腳是否輸入高電平信號(hào)。
6.如權(quán)利要求5所述的測(cè)試卡，其特征在于每一指示電路包括第一至第三電阻、一場(chǎng)效應(yīng)管和一包括第一和第二端的發(fā)光體，每一場(chǎng)效應(yīng)管的柵極通過(guò)該第一電阻連接該連接器的一對(duì)應(yīng)的信號(hào)引腳，每一場(chǎng)效應(yīng)管的漏極通過(guò)該第二電阻與該連接器的電源引腳相連，還通過(guò)該第三電阻連接對(duì)應(yīng)的發(fā)光體的第一端，每一發(fā)光體的第二端與該連接器的電源引腳相連，每一場(chǎng)效應(yīng)管的源極連接該連接器的接地引腳。
7.如權(quán)利要求6所述的測(cè)試卡，其特征在于該發(fā)光體為發(fā)光二極管，該發(fā)光體的第一和第二端分別對(duì)應(yīng)為該發(fā)光二極管的陰極和陽(yáng)極。
全文摘要
一種計(jì)算機(jī)，包括主板和測(cè)試卡。該主板包括中央處理器、內(nèi)存儲(chǔ)器和接口，該接口包括與該中央處理器和內(nèi)存儲(chǔ)器的待測(cè)power good信號(hào)數(shù)量相同的信號(hào)引腳。該測(cè)試卡包括連接器以及與該接口的信號(hào)引腳數(shù)量相同的指示電路，該連接器包括與該接口的信號(hào)引腳數(shù)量相同的信號(hào)引腳，每一指示電路對(duì)應(yīng)連接該連接器的一信號(hào)引腳，以指示該信號(hào)引腳是否輸入高電平信號(hào)。上述計(jì)算機(jī)可一次性得出多個(gè)待測(cè)power good信號(hào)的測(cè)試結(jié)果，快捷省時(shí)。本發(fā)明還涉及一種主板和一種測(cè)試卡。
文檔編號(hào)G06F11/22GK102999096SQ20111027124
公開(kāi)日2013年3月27日 申請(qǐng)日期2011年9月14日 優(yōu)先權(quán)日2011年9月14日
發(fā)明者葛婷, 潘亞軍 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司