專利名稱：具壓縮記憶容量功能的儲存裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種儲存裝置，尤指一種具壓縮記憶容量功能的儲存裝置。
背景技術(shù)：
時下，數(shù)字影音規(guī)格向高畫質(zhì)與高音質(zhì)發(fā)展，以滿足視聽感官，使得影音檔案記 憶容量持續(xù)擴大；同時電子裝置也不斷追求小型化與整合化，因此對內(nèi)存縮減體積及提升 儲存容量的要求越來越高。閃存(Flash memory)為一種非揮發(fā)性內(nèi)存(Non-volatile memory，或稱為非依電性內(nèi)存)，具有高儲存密度、低耗電、高存取效率與合理成本等優(yōu)點， 從而成為主流儲存媒體之一。各類數(shù)字消費性電子產(chǎn)品及通訊產(chǎn)品多已采用閃存作為儲存 媒體。內(nèi)存是以記憶單元保存的電壓值來記錄保存數(shù)據(jù)位值。傳統(tǒng)低密度內(nèi)存采用單 級記憶單元(SLC，Single-level-cell)，僅能保存一位數(shù)據(jù)，近來推出的高密度內(nèi)存(MLC， Multi-level-cell)則可儲存多位數(shù)據(jù)，其單位面積的數(shù)據(jù)儲存容量為低密度內(nèi)存的數(shù)倍， 使得儲存容量大幅增加。目前，記憶卡與隨身碟等儲存裝置多已采用高密度內(nèi)存來作數(shù)據(jù) 儲存。高密度內(nèi)存雖具高儲存容量，然而儲存特性卻相對劣化，主要缺點包括有功耗高、 抹除耐用次數(shù)大幅減少與存取速率降低，使儲存裝置面臨讀寫效能降低及使用壽命大幅縮 減等嚴重缺點。

實用新型內(nèi)容本實用新型的主要目的在于提供一種具壓縮記憶容量功能的儲存裝置，以大幅增 加該儲存裝置的儲存容量并提高該儲存裝置的讀寫效率。本實用新型提供的具壓縮記憶容量功能的儲存裝置，適用于與一主機建立數(shù)據(jù)鏈 路，其中，該儲存裝置包括—系統(tǒng)接口，耦接于該主機，以接收該主機下達的一儲存命令及一外部數(shù)據(jù)，其中 該儲存命令包含該外部數(shù)據(jù)對應的邏輯地址；一非揮發(fā)性內(nèi)存模塊，用以儲存數(shù)據(jù)；一微處理器，用以接收該儲存命令，并響應輸出一啟動訊號；及一數(shù)據(jù)控管模塊，具有一地址對應表，該數(shù)據(jù)控管模塊接受該啟動訊號，對該外部 數(shù)據(jù)進行壓縮處理，并配置一實體地址，以將該壓縮的外部數(shù)據(jù)匯入該非揮發(fā)性內(nèi)存模塊 儲存，并將該外部數(shù)據(jù)對應的邏輯地址及該實體地址記錄于該地址對應表。本實用新型提供的儲存裝置的數(shù)據(jù)控管模塊將數(shù)據(jù)壓縮后再作儲存，從而降低了 記憶容量，提升裝置儲存能力。而且在微處理器及數(shù)據(jù)控管模塊的作用下，使得儲存裝置的 讀寫效率大幅提高。使用時，所述的儲存裝置經(jīng)系統(tǒng)接口接收主機下達的一讀取命令，該讀取命令包 含一儲存于非揮發(fā)性內(nèi)存模塊的內(nèi)部數(shù)據(jù)對應的邏輯地址，微處理器接收讀取命令，啟動
3數(shù)據(jù)控管模塊查詢地址對應表，以根據(jù)內(nèi)部數(shù)據(jù)的邏輯地址，取得內(nèi)部數(shù)據(jù)的實體地址，數(shù) 據(jù)控管模塊由非揮發(fā)性內(nèi)存模塊擷取出內(nèi)部數(shù)據(jù)，進行解壓縮處理，經(jīng)系統(tǒng)接口輸出至主 機。通過儲存裝置內(nèi)建的地址對應表來管理數(shù)據(jù)的邏輯地址與實體地址，邏輯地址由主機 配置，而儲存裝置則自主進行數(shù)據(jù)壓縮/解壓縮及配置儲存區(qū)塊的實體地址，及其配置儲 存區(qū)塊的數(shù)量，從而可簡化主機控管資源，一旦裝置內(nèi)存設計變更，將不必變更主機控管模 式，從而提升了使用的便利性?？蛇x的，所述的具壓縮記憶容量功能的儲存裝置更包括一數(shù)據(jù)傳輸緩沖區(qū)耦接于 系統(tǒng)接口，以暫存外部數(shù)據(jù)，所述的數(shù)據(jù)控管模塊包括一模塊管理單元、一錯誤校正處理單 元、一數(shù)據(jù)壓縮/解壓縮單元及一平均讀寫控制單元，其中模塊管理單元接受啟動訊號，由 數(shù)據(jù)傳輸緩沖區(qū)擷取外部數(shù)據(jù)，數(shù)據(jù)壓縮/解壓縮單元接受模塊管理單元的控制，將外部 數(shù)據(jù)匯入至數(shù)據(jù)壓縮/解壓縮單元，再將壓縮處理后輸出至錯誤校正處理單元處理，再將 所有數(shù)據(jù)匯入平均讀寫控制單元配置實體地址，將壓縮的外部數(shù)據(jù)匯入非揮發(fā)性內(nèi)存模塊 儲存，并根據(jù)處理細節(jié)更新地址對應表?？蛇x的，該儲存裝置還可以預先驗證主機權(quán)限，以決定是否接受主機下達的命令， 啟動數(shù)據(jù)存取作業(yè)，從而保障數(shù)據(jù)安全。

圖1為本實用新型的具壓縮記憶容量功能的儲存裝置的系統(tǒng)架構(gòu)示意圖；圖2為本實用新型的數(shù)據(jù)控管模塊的一具體實施例的系統(tǒng)架構(gòu)示意圖。
具體實施例下面結(jié)合說明書附圖對本實用新型的具體實施方式
做詳細描述。本實用新型提出一種具壓縮記憶容量功能的儲存裝置，賦予儲存裝置具備數(shù)據(jù)壓 縮功能，可大幅降低記憶容量，并簡化主機控管模式，提升使用便利性。首先，請參閱圖1，本實用新型的具壓縮記憶容量功能的儲存裝置的系統(tǒng)架構(gòu)示意 圖。如圖所示，儲存裝置20用以儲存數(shù)據(jù)，適用于與一主機10建立數(shù)據(jù)鏈路，以接受控制 進行數(shù)據(jù)讀寫。儲存裝置20包括一系統(tǒng)接口 21、一微處理器23、一數(shù)據(jù)傳輸緩沖區(qū)25、一 數(shù)據(jù)控管模塊30、一內(nèi)存接口 27及一非揮發(fā)性內(nèi)存模塊40。于一具體實例，所述的儲存裝置20為一快閃記憶卡，主機10為一具備記憶卡存取 功能的計算機系統(tǒng)；快閃記憶卡可插接于計算機系統(tǒng)的記憶卡插槽以建立數(shù)據(jù)鏈路，或插 接于一讀寫裝置(即卡片閱讀機)，間接與計算機系統(tǒng)建立數(shù)據(jù)鏈路。實際應用中，主機10 安裝有記憶卡及讀寫裝置驅(qū)動程序，以特定控管模式對儲存裝置20進行讀寫作業(yè)。系統(tǒng)接口 21為儲存裝置20的訊號端子，用以直接或間接連接主機10，傳輸數(shù)據(jù) 與控制訊號。微處理器23為裝置核心，處理裝置間通訊及運作細節(jié)，接收外部命令轉(zhuǎn)換為 內(nèi)部控制訊號，控制所有組件協(xié)同運作，達成裝置特有機能。數(shù)據(jù)傳輸緩沖區(qū)25為數(shù)據(jù)暫 存區(qū)。數(shù)據(jù)控管模塊30實現(xiàn)裝置自主壓縮記憶容量功能，將外部數(shù)據(jù)壓縮后，依照數(shù)據(jù)容 量配置實體區(qū)塊儲存，當外部讀取數(shù)據(jù)時，數(shù)據(jù)控管模塊30則將內(nèi)部儲存數(shù)據(jù)解壓縮后輸 出。非揮發(fā)性內(nèi)存模塊40由非揮發(fā)性內(nèi)存(例如閃存)所構(gòu)成，可包括一或多個儲存空 間，組成數(shù)組型態(tài)。所述的儲存空間是指獨立的內(nèi)存制品，可為低密度內(nèi)存、高密度內(nèi)存，或兼具兩者的混合內(nèi)存。實際應用中，儲存裝置20可配合規(guī)格需求，彈性配置適用的內(nèi)存。本 案以多個儲存空間41 4N作為圖例，并由前端的內(nèi)存接口 27執(zhí)行數(shù)組接口邏輯，進行數(shù) 據(jù)擷取或儲存。以下通過數(shù)據(jù)儲存作業(yè)來闡述各個模塊機能。當外部使用者執(zhí)行一外部數(shù)據(jù)儲存 動作時，由主機10配置一邏輯地址，組成一儲存命令下達至儲存裝置20。系統(tǒng)接口 21接收 儲存命令，并傳輸至微處理器23。微處理器23響應儲存命令，經(jīng)系統(tǒng)接口 21接收主機10 傳輸?shù)耐獠繑?shù)據(jù)，并將數(shù)據(jù)暫存于數(shù)據(jù)傳輸暫存區(qū)25。同時，微處理器23響應儲存命令，輸 出一啟動訊號至數(shù)據(jù)控管模塊30。數(shù)據(jù)控管模塊30內(nèi)建一地址對應表，用以記錄非揮發(fā)性內(nèi)存模塊40內(nèi)部儲存數(shù) 據(jù)的邏輯地址與實體地址。所述的邏輯地址并非實際儲存區(qū)塊位置，而是主機10及儲存裝 置20應用層識別與使用的數(shù)據(jù)專屬編號。所述的實體地址則為非揮發(fā)性內(nèi)存模塊40的實 際儲存區(qū)塊位置，為數(shù)據(jù)控管模塊30物理層識別與使用。數(shù)據(jù)控管模塊30接受啟動訊號， 擷取暫存于數(shù)據(jù)傳輸緩沖區(qū)25的外部資料，進行壓縮處理，并根據(jù)壓縮后的記憶容量，配 置一適當大小的儲存區(qū)塊作為預備儲存位置；然后，將壓縮的外部數(shù)據(jù)由內(nèi)存接口 27匯入 非揮發(fā)性內(nèi)存模塊40，儲存于指定的儲存區(qū)塊；最后，再將外部數(shù)據(jù)對應的邏輯地址及指 向?qū)嶋H儲存區(qū)塊的實體地址記錄于地址對應表。同理，當外部讀取儲存裝置20的內(nèi)部數(shù)據(jù)時，由主機10取得指定的內(nèi)部數(shù)據(jù)所對 應的邏輯地址，組成一讀取命令下達至儲存裝置20。系統(tǒng)接口 21接收讀取命令，并傳輸至 微處理器23，微處理器23響應讀取命令，輸出一啟動訊號以啟動數(shù)據(jù)控管模塊30查詢地址 對應表，取得此內(nèi)部數(shù)據(jù)的邏輯地址所對應的實體地址。然后，數(shù)據(jù)控管模塊30依照取得 的實體地址，由非揮發(fā)性內(nèi)存模塊40擷取出主機10指定的內(nèi)部數(shù)據(jù)，進行解壓縮處理，經(jīng) 系統(tǒng)接口 21輸出至主機10。繼續(xù)說明數(shù)據(jù)控管模塊30的實施方式，請同時參閱圖2所示的數(shù)據(jù)控管模塊30 的一具體實施例的系統(tǒng)架構(gòu)示意圖。圖中，數(shù)據(jù)控管模塊30包括一模塊管理單元31、一錯 誤校正處理單元33、一數(shù)據(jù)壓縮/解壓縮單元35及一平均讀寫控制單元37。模塊管理單元31耦接于微處理器23，數(shù)據(jù)壓縮儲存程序中，由數(shù)據(jù)傳輸緩沖區(qū)25 擷取外部數(shù)據(jù)傳輸至數(shù)據(jù)壓縮/解壓縮單元35。數(shù)據(jù)壓縮/解壓縮單元35對外部數(shù)據(jù)進 行壓縮處理，處理后的數(shù)據(jù)匯入錯誤校正處理單元33作處理，例如將錯誤校正碼編入數(shù) 據(jù)，使壓縮數(shù)據(jù)正確穩(wěn)定，再將所有的數(shù)據(jù)輸出至平均讀寫控制單元37。平均讀寫控制單元 37根據(jù)壓縮的外部數(shù)據(jù)所占的記憶容量，決定儲存區(qū)塊數(shù)量，配置一實體地址，并將壓縮的 外部數(shù)據(jù)匯入非揮發(fā)性內(nèi)存模塊40，儲存在該實體地址所指向的的區(qū)塊。另外，數(shù)據(jù)壓縮率 預設于數(shù)據(jù)壓縮/解壓縮單元35，而平均讀寫控制單元37則依照壓縮率與壓縮后的記憶容 量，及預設的內(nèi)存平均儲存邏輯，配置適當大小的儲存區(qū)塊來儲存數(shù)據(jù)。數(shù)據(jù)解壓縮讀取程序為上述儲存程序的反向處理，模塊管理單元31接受微處理 器23的啟動，查詢地址對應表，取得主機10指定的內(nèi)部數(shù)據(jù)的邏輯地址對應的實體地址； 再將實體地址指向的儲存區(qū)塊的儲存數(shù)據(jù)擷取出來，此即為指定的內(nèi)部數(shù)據(jù)，交由錯誤校 正處理單元33進行處理，使數(shù)據(jù)處理正確穩(wěn)定，之后進一步將內(nèi)部數(shù)據(jù)傳輸至數(shù)據(jù)壓縮/ 解壓縮單元35進行解壓縮處理，并將解壓縮的內(nèi)部數(shù)據(jù)，再經(jīng)系統(tǒng)接口 21輸出至主機10。數(shù)據(jù)經(jīng)壓縮后再存入儲存裝置20，將大幅降低數(shù)據(jù)記憶容量，而提升裝置儲存能力。另外，儲存裝置20需自主壓縮、解壓縮數(shù)據(jù)、決定儲存區(qū)塊數(shù)量及配置實體地址，管理 地址對應表，查詢邏輯地址與實體地址的對應，主機10僅需控管邏輯地址。一旦儲存裝置 20變更設計，例如因應內(nèi)存升級擴大，而重新配置內(nèi)存型態(tài)，主機10將無須重新安裝驅(qū)動 軟件，變更對儲存裝置20的控管模式，如此將提升使用便利性。再者，儲存裝置20應用層 (包括微處理器23、模塊管理單元31、錯誤校正處理單元33等)根據(jù)邏輯地址進行數(shù)據(jù)處 理作業(yè)，可提高處理效率，而提升裝置效能。再者，本案的儲存裝置20可兼具數(shù)據(jù)保全功能。主機10與儲存裝置20連接后， 微處理器23可先驗證主機10是否具有一存取權(quán)限，再決定是否響應主機10所下達的讀取 命令及儲存命令，輸出啟動訊號啟動數(shù)據(jù)控管模塊30。至于存取權(quán)限驗證動作，可由主機 10與儲存裝置20雙向認證身份數(shù)據(jù)或授權(quán)碼等信息來達成。本實用新型中，儲存裝置20的微處理器23與數(shù)據(jù)控管模塊30可整合成單一芯 片，該芯片包含系統(tǒng)接口并直接控制非揮發(fā)性內(nèi)存模塊40的存取，甚至可直接與非揮發(fā)性 內(nèi)存模塊40封裝為一系統(tǒng)芯片模塊，以便更多元而方便的使用。綜上所述，本實用新型的具壓縮記憶容量功能的儲存裝置可降低記憶容量以提升 裝置儲存能力，通過自主進行壓縮/解壓縮及存取作業(yè)以簡化主機控管資源，可提升使用 便利性，另外還兼具驗證存取權(quán)限作業(yè)，來保障數(shù)據(jù)安全。從而使得本實用新型兼具多項優(yōu) 異功能。以上，僅為本實用新型的較佳實施例，但本實用新型的保護范圍并不局限于此，任 何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替 換，都應涵蓋在本實用新型的保護范圍之內(nèi)。因此，本實用新型的保護范圍應該以權(quán)利要求 所界定的保護范圍為準。
權(quán)利要求一種具壓縮記憶容量功能的儲存裝置，適用于與一主機建立數(shù)據(jù)鏈路，其特征在于，該儲存裝置包括一系統(tǒng)接口，耦接于該主機，以接收該主機下達的一儲存命令及一外部數(shù)據(jù)，其中該儲存命令包含該外部數(shù)據(jù)對應的邏輯地址；一非揮發(fā)性內(nèi)存模塊，用以儲存數(shù)據(jù)；一微處理器，用以接收該儲存命令，并響應輸出一啟動訊號；及一數(shù)據(jù)控管模塊，具有一地址對應表，該數(shù)據(jù)控管模塊接受該啟動訊號，對該外部數(shù)據(jù)進行壓縮處理，并配置一實體地址，以將該壓縮的外部數(shù)據(jù)匯入該非揮發(fā)性內(nèi)存模塊儲存，并將該外部數(shù)據(jù)對應的邏輯地址及該實體地址記錄于該地址對應表。
2.如權(quán)利要求1所述的具壓縮記憶容量功能的儲存裝置，其特征在于，更包括一數(shù)據(jù) 傳輸緩沖區(qū)耦接于該系統(tǒng)接口，以暫存該外部數(shù)據(jù)。
3.如權(quán)利要求2所述的具壓縮記憶容量功能的儲存裝置，其特征在于，該數(shù)據(jù)控管模 塊包括一模塊管理單元，接受該啟動訊號，由該數(shù)據(jù)傳輸緩沖區(qū)擷取該外部數(shù)據(jù)；一數(shù)據(jù)壓縮/解壓縮單元，對該外部數(shù)據(jù)進行壓縮處理后輸出；一錯誤校正處理單元，接收該數(shù)據(jù)壓縮/解壓縮單元輸出的該壓縮的外部數(shù)據(jù)進行處 理后輸出；及一平均讀寫控制單元，配置該實體地址，將該錯誤校正處理單元輸出的該壓縮的外部 資料匯入該非揮發(fā)性內(nèi)存模塊儲存，并根據(jù)處理細節(jié)更新該地址對應表。
4.如權(quán)利要求1所述的具壓縮記憶容量功能的儲存裝置，其特征在于，該數(shù)據(jù)控管模 塊包括一模塊管理單元、一平均讀寫控制單元、一錯誤校正處理單元及一數(shù)據(jù)壓縮/解壓 縮單元，該模塊管理單元接受該微處理器的啟動，以查詢該地址對應表，取得該內(nèi)部數(shù)據(jù) 的實體地址，并由該非揮發(fā)性內(nèi)存模塊擷取該內(nèi)部數(shù)據(jù)，進而傳輸至該錯誤校正處理單元 處理，再匯入該數(shù)據(jù)壓縮/解壓縮單元進行解壓縮處理，并將該解壓縮的內(nèi)部數(shù)據(jù)交由該 系統(tǒng)接口輸出至該主機。
5.如權(quán)利要求1所述的具壓縮記憶容量功能的儲存裝置，其特征在于，該微處理器及 該數(shù)據(jù)控管模塊整合為一芯片模塊，該芯片模塊直接對該非揮發(fā)性內(nèi)存模塊作存取控制。
6.如權(quán)利要求1所述的具壓縮記憶容量功能的儲存裝置，其特征在于，該微處理器、該 數(shù)據(jù)控管模塊及該非揮發(fā)性內(nèi)存模塊整合封裝為一系統(tǒng)芯片模塊
專利摘要本實用新型公開一種具壓縮記憶容量功能的儲存裝置以大幅增加該儲存裝置的儲存容量并提高該儲存裝置的讀寫效率。本實用新型中，該儲存裝置適用于與一主機建立數(shù)據(jù)鏈路并交換數(shù)據(jù)。該儲存裝置包括一系統(tǒng)接口、一非揮發(fā)性內(nèi)存模塊、一微處理器及一數(shù)據(jù)控管模塊。系統(tǒng)接口接收主機下達的儲存命令與一外部數(shù)據(jù)，儲存命令包含外部數(shù)據(jù)對應的邏輯地址；微處理器接收儲存命令以啟動數(shù)據(jù)控管模塊，數(shù)據(jù)控管模塊對外部數(shù)據(jù)進行壓縮處理，并配置一實體地址，將壓縮的外部數(shù)據(jù)匯入非揮發(fā)性內(nèi)存模塊儲存，并將外部數(shù)據(jù)對應的邏輯地址及實體地址記錄于一地址對應表。
文檔編號G06F12/10GK201681379SQ200920350468
公開日2010年12月22日 申請日期2009年12月28日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者卓恩民, 邱立國 申請人:茂暉科技股份有限公司;群豐科技股份有限公司