專利名稱：基于sopc技術(shù)的mvb/usb適配器及其通信方法
技術(shù)領(lǐng)域：
本發(fā)明屬于網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，尤其涉及一種基于SOPC技術(shù)的 MVB/USB適配器及其通信方法。
背景技術(shù)：
列車(chē)車(chē)輛的現(xiàn)代化發(fā)展趨勢(shì)和列車(chē)車(chē)輛的高可靠性、安全性及實(shí)時(shí)性的 要求使TCN (Train Communication Network,列車(chē)通信網(wǎng)絡(luò))逐漸成為下一 代車(chē)輛的通信總線標(biāo)準(zhǔn)。TCN由MVB (Multifunctional Vehicle Bus,多功能 車(chē)輛總線)和WTB (Twisted Train Bus,絞線式列車(chē)總線)兩級(jí)總線構(gòu)成。 MVB是TCN的基本組成部分，用于實(shí)現(xiàn)位于同一車(chē)輛或固定重聯(lián)的不同車(chē) 輛中的標(biāo)準(zhǔn)設(shè)備之間的數(shù)據(jù)通信。
在MVB總線的研發(fā)和實(shí)際運(yùn)用過(guò)程中，往往需要將PC機(jī)與MVB總線相 連接，PC機(jī)可以與MVB總線交換數(shù)據(jù)，使得MVB總線產(chǎn)品的開(kāi)發(fā)、試驗(yàn)和 測(cè)試更加快捷、方便并節(jié)省研發(fā)成本。
以往列車(chē)通訊網(wǎng)絡(luò)與計(jì)算機(jī)的連接多采用PCI、 RS232等接口，且有比 較廣泛的應(yīng)用。隨著計(jì)算機(jī)接口技術(shù)的發(fā)展，RS232接口傳輸距離短、速度 慢和PCI接口設(shè)計(jì)復(fù)雜、需要有高質(zhì)量的驅(qū)動(dòng)程序保證系統(tǒng)的穩(wěn)定，且無(wú)法 用于便攜式計(jì)算機(jī)擴(kuò)展的缺點(diǎn)正突顯出來(lái)，并已經(jīng)約束了 PC機(jī)在MVB測(cè)試 領(lǐng)域的應(yīng)用。
USB (Universal Serial Bus,通用串行總線)是計(jì)算機(jī)上的一種新型的接口 技術(shù)，它的出現(xiàn)使計(jì)算機(jī)和外部設(shè)備的連接變得十分方便。USB以其速度快、功耗低、支持即插即用等優(yōu)點(diǎn)而得到了廣泛的應(yīng)用。目前USB2.0標(biāo)準(zhǔn)的傳輸 速度已達(dá)480Mb/s，足以滿足目前眾多大數(shù)據(jù)量高速設(shè)備的傳輸要求。當(dāng)USB 設(shè)備連接到計(jì)算機(jī)的時(shí)候，系統(tǒng)會(huì)自動(dòng)監(jiān)測(cè)這個(gè)設(shè)備，并加載相應(yīng)的驅(qū)動(dòng)程序。 這樣，USB設(shè)備實(shí)現(xiàn)了自動(dòng)配置，連接設(shè)備不需要重新啟動(dòng)計(jì)算機(jī)；用戶也可 以隨時(shí)斷開(kāi)USB設(shè)備與計(jì)算機(jī)的連接，而不會(huì)損害計(jì)算機(jī)和外部設(shè)備。計(jì)算 機(jī)的USB接口可以向外提供一定功率的電源，其輸出電流的最小值為100mA， 最大為500mA，輸出電壓為5V。和老式的計(jì)算機(jī)接口如PCI、并口和串口相 比，USB接口具有明顯的體積優(yōu)勢(shì)，順應(yīng)了計(jì)算機(jī)和外部設(shè)備小型化、便攜化 的發(fā)展趨勢(shì)。開(kāi)發(fā)MVB/USB適配器成為解決計(jì)算機(jī)同MVB總線連接的最佳 選擇。
MVB總線控制器是實(shí)現(xiàn)MVB總線網(wǎng)絡(luò)功能的關(guān)鍵器件，負(fù)責(zé)訪問(wèn)MVB 總線，并提供與微處理器的通信接口，實(shí)現(xiàn)數(shù)據(jù)傳輸。目前開(kāi)發(fā)列車(chē)通信網(wǎng)絡(luò) 設(shè)備主要有兩種方法， 一種是利用MVBC (Multifunctional Vehicle Bus Controller,多功能車(chē)輛總線控制器)芯片為核心進(jìn)行開(kāi)發(fā)；另一種是利用FPGA (Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列)和嵌入式系統(tǒng)進(jìn)行開(kāi)發(fā)。 比較而言，使用MVBC芯片開(kāi)發(fā)列車(chē)通信網(wǎng)絡(luò)設(shè)備相對(duì)容易，MVBC是一個(gè) 多功能車(chē)輛總線的設(shè)備控制芯片，列車(chē)通信網(wǎng)的相關(guān)通信功能己經(jīng)固化在 MVBC芯片中，所以只需要再加上外圍電路就可以完成列車(chē)通信網(wǎng)網(wǎng)絡(luò)設(shè)備的 開(kāi)發(fā)。但用這種方法開(kāi)發(fā)的網(wǎng)絡(luò)設(shè)備可移植性不強(qiáng)，由于MVBC的通信功能 已經(jīng)固化，因此不能根據(jù)用戶的需要進(jìn)行修改，并且MVBC作為專用芯片， 應(yīng)用范圍狹窄，價(jià)格昂貴。本發(fā)明中采用了硬件描述語(yǔ)言設(shè)計(jì)的MVB接口IP 軟核，該方法設(shè)計(jì)靈活，應(yīng)用簡(jiǎn)便。
FPGA是一種可編程的邏輯器件，它實(shí)現(xiàn)的邏輯功能可以根據(jù)用戶的需要 來(lái)做相應(yīng)的改變，而且FPGA應(yīng)用廣泛，開(kāi)發(fā)技術(shù)成熟，使用靈活。SOPC( System on a Programmable Chip, 片上可編禾呈系統(tǒng))是以PLD (Programmable LogicDevice,可編程邏輯器件)取代ASIC (Application Specific Integrated Circuit, 專用集成電路)，更加靈活、高效的SOC (System On Chip,片上系統(tǒng))解決方 案。SOPC結(jié)合了 SOC和FPGA的優(yōu)點(diǎn)，由整個(gè)芯片完成系統(tǒng)的主要邏輯功能， 又具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)。SOPC技術(shù)中核心處理器 NIOS II系列32位嵌入式處理器具有很大的靈活性，可以在多種系統(tǒng)設(shè)置組合 中進(jìn)行選擇，達(dá)到性能、特性和成本目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明針對(duì)現(xiàn)有的MVB總線與計(jì)算機(jī)的連接方式采用RS232串口方式速 度慢、距離短，而采用PCI接口卡的編程復(fù)雜、使用不便的缺陷，在充分研究 MVB總線通信特點(diǎn)、計(jì)算機(jī)接口技術(shù)和SOPC技術(shù)的基礎(chǔ)上，提供了一種 MVB/USB適配器及其通信方法。
本發(fā)明的技術(shù)方案是， 一種基于SOPC技術(shù)的MVB/USB適配器，其特征 是所述適配器包括FPGA控制器、USB控制器、MVB物理電平轉(zhuǎn)換模塊、電 源變換電路、復(fù)位電路、狀態(tài)燈顯示電路和DB9接口； FPGA控制器與MVB 物理電平轉(zhuǎn)換模塊通過(guò)RXD485、 TXD485、 TI三個(gè)信號(hào)相連接，MVB物理電 平轉(zhuǎn)換模塊通過(guò)RS485+和RS485-與DB9接口相連接；FPGA控制器通過(guò)三態(tài) Avalon總線與USB控制器相連；USB控制器通過(guò)USB線纜與計(jì)算機(jī)相連；電 源變換電路通過(guò)電線分別與FPGA控制器和USB控制器相連，并由計(jì)算機(jī)通 過(guò)USB線纜為電源變換電路供電；復(fù)位電路通過(guò)導(dǎo)線分別與FPGA控制器和 USB控制器相連；狀態(tài)燈顯示電路通過(guò)導(dǎo)線與FPGA控制器相連；DB9接口 通過(guò)MVB電纜接入MVB總線；
所述FPGA控制器包括MVB接口 IP核和SOPC系統(tǒng)，MVB接口 IP核與 SOPC系統(tǒng)通過(guò)Avalon總線相連；
所述USB控制器包括FIFO模塊和SIE模塊，F(xiàn)IFO模塊和SIE模塊通過(guò)USB控制器芯片內(nèi)部的數(shù)據(jù)總線連接。 所述USB控制器符合USB 2.0標(biāo)準(zhǔn)。 所述MVB接口 IP核符合IEC61375-1標(biāo)準(zhǔn)。
所述SOPC系統(tǒng)包括NIOS II處理器、Avalon三態(tài)橋、USB接口模塊、PIO 接口模塊、MVB總線控制器接口 、片上RAM、 EPCS控制器和JTAG調(diào)試接 口，各部分通過(guò)Avalon總線相連；
所述NIOS II處理器是SOPC系統(tǒng)的主處理器，通過(guò)Avalon總線對(duì)各功能 模塊進(jìn)行控制；
所述Avalon總線三態(tài)橋是NIOS II處理器與FPGA控制器外部設(shè)備之間相 互通信的橋梁，與USB接口模塊一起實(shí)現(xiàn)NIOS II處理器和USB控制器的連 接；
所述USB接口模塊作為SOPC系統(tǒng)的外圍設(shè)備存在，具有Avalon三態(tài)總 線接口，封裝了NIOSII處理器讀寫(xiě)USB控制器的相關(guān)時(shí)序；
所述PIO接口模塊連接USB控制器的FIFO標(biāo)志引腳，用于USB控制器 和FPGA的信號(hào)標(biāo)志交換，表示FIFO的滿或空狀態(tài)；
所述MVB總線控制器接口封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě) MVB總線接口 IP核的相關(guān)時(shí)序；
所述片上RAM利用FPGA控制器內(nèi)部RAM位生成，作為NIOS II處理 器的運(yùn)行RAM;
所述EPCS控制器封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě)EPCS串行
配置ROM的相關(guān)時(shí)序；
所述JTAG調(diào)試接口提供計(jì)算機(jī)通過(guò)JTAG電纜調(diào)試系統(tǒng)的能力。 一種基于SOPC技術(shù)的MVB/USB適配器通信方法，其特征是所述方法包
括下列步驟
步驟1:將MVB/USB適配器的USB端通過(guò)USB電纜連接至計(jì)算機(jī)，MVB端通過(guò)DB9接口及MVB電纜連接至MVB總線； 步驟2:計(jì)算機(jī)向MVB/USB適配器發(fā)送數(shù)據(jù)包； 步驟3: MVB/USB適配器接收數(shù)據(jù)包；
步驟4: MVB/USB適配器從計(jì)算機(jī)處收到USB數(shù)據(jù)包之后，F(xiàn)PGA控制 器從FIFO模塊讀取數(shù)據(jù)，解析數(shù)據(jù)包內(nèi)容； 步驟5:判斷所要求的讀寫(xiě)操作；
步驟6:如果為讀操作，F(xiàn)PGA控制器讀取MVB接口 IP核數(shù)據(jù)寄存器， 把寄存器中的數(shù)據(jù)和PIO_IN狀態(tài)填入響應(yīng)數(shù)據(jù)包的數(shù)據(jù)域和狀態(tài)域，響應(yīng)數(shù) 據(jù)包寫(xiě)入FIFO模塊；
步驟7: SIE模塊檢測(cè)到FIFO模塊內(nèi)有需要發(fā)送的數(shù)據(jù)包時(shí)，把數(shù)據(jù)包通 過(guò)USB電纜發(fā)送到計(jì)算機(jī)上，跳到步驟9;
步驟8:如果為寫(xiě)操作，F(xiàn)PGA控制器把收到數(shù)據(jù)包內(nèi)數(shù)據(jù)域的內(nèi)容寫(xiě)入MVB 接口IP核數(shù)據(jù)寄存器，之后把PIO一IN狀態(tài)填入響應(yīng)數(shù)據(jù)包的狀態(tài)域，響應(yīng)數(shù) 據(jù)包寫(xiě)入FIFO模塊，并向計(jì)算機(jī)發(fā)送回饋信息；
步驟9:結(jié)束。
所述數(shù)據(jù)包的格式為，第0字節(jié)位為操作模式，第1字節(jié)位為基地址低字 節(jié)，第2字節(jié)位為基地址高字節(jié)，第3字節(jié)位為數(shù)據(jù)長(zhǎng)度，第4字節(jié)位為地址 增長(zhǎng)模式，第5字節(jié)位為PIOJN狀態(tài)，第6字節(jié)位為0，第7字節(jié)位為0，第 8字節(jié)位至第63字節(jié)位為數(shù)據(jù)域。
本發(fā)明提供的一種MVB/USB適配器及其通信方法，使MVB總線與計(jì)算 機(jī)的連接更加方便，傳輸速度更加快捷，順應(yīng)了計(jì)算機(jī)和外部設(shè)備小型化、便 攜化的發(fā)展趨勢(shì)。


圖1是基于SOPC技術(shù)的MVB/USB適配器的結(jié)構(gòu)框圖。圖2是FPGA控制器內(nèi)部SOPC系統(tǒng)的構(gòu)成框圖。
圖3是MVB/USB適配器與MVB總線及計(jì)算機(jī)的連接示意圖。
圖4是基于SOPC技術(shù)的MVB/USB適配器通信方法流程圖。
具體實(shí)施例方式
下面結(jié)合附圖，對(duì)優(yōu)選實(shí)施例作詳細(xì)說(shuō)明。應(yīng)該強(qiáng)調(diào)的是，下述說(shuō)明僅 僅是示例性的，而不是為了限制本發(fā)明的范圍及其應(yīng)用。
圖1是基于SOPC技術(shù)的MVB/USB適配器的結(jié)構(gòu)框圖。圖1中，MVB/USB 適配器包括FPGA控制器、USB控制器、MVB物理電平轉(zhuǎn)換模塊、電源變換 電路、復(fù)位電路、狀態(tài)燈顯示電路和DB9接口。 FPGA控制器與MVB物理電 平轉(zhuǎn)換模塊通過(guò)RXD485、 TXD485、 TI三個(gè)信號(hào)相連接，MVB物理電平轉(zhuǎn)換 模塊通過(guò)RS485+和RS485-與DB9接口相連接。各信號(hào)定義如下表(表l):
信號(hào)定義
RXD485MAX485的接收端接FPGA控制器的MVB輸入
TXD485MAX485的發(fā)送端接FPGA控制器的MVB輸出
TIMAX485的發(fā)送使能端當(dāng)TI為高時(shí)，使能MAX485輸出；當(dāng)TI為低時(shí)，MAX485使能輸 入，輸出為高阻態(tài)。接FPGA控制器的輸出使能
RS485+MVB總線的A端
RS485-MVB總線的B端
表1
FPGA控制器通過(guò)三態(tài)Avalon總線與USB控制器相連，USB控制器通 過(guò)USB線纜與計(jì)算機(jī)相連。計(jì)算機(jī)通過(guò)USB線纜為電源變換電路供電，電 源變換電路通過(guò)電線分別與FPGA控制器和USB控制器相連。復(fù)位電路通過(guò) 導(dǎo)線分別與FPGA控制器和USB控制器相連。狀態(tài)燈顯示電路通過(guò)導(dǎo)線與 FPGA控制器相連。DB9接口通過(guò)MVB電纜接入MVB總線。
MVB/USB適配器的供電來(lái)源是通過(guò)USB電纜從計(jì)算機(jī)獲得，電壓為 +5V的直流電。電源變換電路負(fù)責(zé)把+5V的直流電轉(zhuǎn)變成為+3.3￥和+1.8V的直流電，為FPGA和USB控制器芯片供電。復(fù)位電路為FPGA控制器和 USB控制器芯片提供復(fù)位信號(hào)，狀態(tài)燈顯示電路可以通過(guò)燈不同狀態(tài)的變換 提供適配器工作狀態(tài)的信息。
FPGA控制器包括MVB接口 IP核和SOPC系統(tǒng)，MVB接口 IP核與SOPC 系統(tǒng)通過(guò)Avalon總線相連。FPGA控制器的處理器采用可裁剪軟核NIOS II 處理器實(shí)現(xiàn)，操作MVB接口 IP核和USB接口處理模塊。MVB接口 IP核， 完成MVB的通訊功能，包括過(guò)程數(shù)據(jù)、消息數(shù)據(jù)、監(jiān)視數(shù)據(jù)等，符合 IEC61375-1標(biāo)準(zhǔn)，該MVB接口 IP核通過(guò)Avalon總線以及MVB總線控制 器接口與SOPC系統(tǒng)的NIOS II處理器相連接。
USB控制器包括FIFO模塊和SIE (Serial Interface Engine,串行接口引擎) 模塊，F(xiàn)IFO模塊和SIE模塊通過(guò)USB控制器芯片內(nèi)部的數(shù)據(jù)總線連接。SIE 模塊主要負(fù)責(zé)USB連接的物理層和協(xié)議層的協(xié)議解析，主要功能包括數(shù)據(jù)包 的解析與組織、PID檢測(cè)與產(chǎn)生、CRC校驗(yàn)碼的識(shí)別與產(chǎn)生、地址檢測(cè)、數(shù)據(jù) 的串并及并串轉(zhuǎn)換等。在MVB/USB適配器中，F(xiàn)PGA作為主控制器負(fù)責(zé)USB 應(yīng)用層數(shù)據(jù)的處理，F(xiàn)IFO模塊是FPGA控制器和SIE模塊之間通信的橋梁， SIE模塊把從計(jì)算機(jī)接收到的數(shù)據(jù)包放在FIFO緩沖區(qū)中供FPGA控制器讀取， FPGA控制器把需要發(fā)送的數(shù)據(jù)存放在FIFO緩沖區(qū)中供SIE讀取并發(fā)送到計(jì) 算機(jī)上。
圖2是FPGA控制器內(nèi)部SOPC系統(tǒng)的構(gòu)成框圖。圖2中，SOPC系統(tǒng)包 括NIOS II處理器、Avalon三態(tài)橋、USB接口模塊、PIO接口模塊、MVB總 線控制器接口 、片上RAM、 EPCS控制器和JTAG調(diào)試接口 ，各部分通過(guò)Avalon 總線相連。NIOS II處理器是SOPC系統(tǒng)的主處理器，通過(guò)Avalon總線對(duì)各功 能模塊進(jìn)行控制。Avalon總線三態(tài)橋是NIOS II處理器與FPGA控制器外部設(shè) 備之間相互通信的橋梁，與USB接口模塊一起完成NIOS II處理器和USB控 制器的連接。USB接口模塊作為SOPC系統(tǒng)的外圍設(shè)備存在，具有Avalon三態(tài)總線接口 ，封裝了 NIOS II處理器讀寫(xiě)USB控制器的相關(guān)時(shí)序。PIO(Parallel Input Output,并行輸入輸出)接口模塊連接USB控制器的FIFO標(biāo)志引腳，用 于USB控制器和FPGA控制器的信號(hào)標(biāo)志交換，表示FIFO的滿或空狀態(tài)。 MVB總線控制器接口封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě)MVB總線 接口IP核的相關(guān)時(shí)序，用于與MVB物理接口電路進(jìn)行連接。片上RAM利用 FPGA控制器內(nèi)部RAM位生成，作為NIOS II處理器的運(yùn)行RAM。 EPCS控 制器封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě)EPCS串行配置ROM的相關(guān) 時(shí)序。JTAG調(diào)試接口提供計(jì)算機(jī)通過(guò)JTAG電纜調(diào)試系統(tǒng)的能力。
圖3是MVB/USB適配器與MVB總線及計(jì)算機(jī)的連接示意圖。在實(shí)際便 用中，將MVB/USB適配器的USB端通過(guò)USB電纜連接至計(jì)算機(jī)，MVB端 通過(guò)DB9接口及MVB電纜連接至MVB總線。連接成功后，計(jì)算機(jī)通過(guò)與 MVB/USB適配器采用USB 2.0的Bulk in和Bulk out模式交換USB數(shù)據(jù)包完 成與MVB總線的通信。
圖4是基于SOPC技術(shù)的MVB/USB適配器通信方法流程圖。圖4中， MVB/USB適配器通信由計(jì)算機(jī)發(fā)起，計(jì)算機(jī)向MVB/USB適配器發(fā)送如表2 定義的數(shù)據(jù)包，MVB/USB適配器收到后按要求進(jìn)行處理后按表.2格式返回。
字節(jié) 序號(hào)0123468..63
操作模式基地址基地址PIO一IN
定義數(shù)據(jù)長(zhǎng)度n地址增長(zhǎng)模式00數(shù)據(jù)
低字節(jié)高字節(jié)狀態(tài)表2
表2中的數(shù)據(jù)包的格式為
第0字節(jié)位為操作模式，0x01代表寫(xiě)寄存器模式；0x02代表讀寄存器模式。
第1字節(jié)位為基地址低字節(jié)。
第2字節(jié)位為基地址高字節(jié)。第3字節(jié)位為數(shù)據(jù)長(zhǎng)度，操作數(shù)據(jù)的長(zhǎng)度單位為字節(jié)。
第4字節(jié)位為地址增長(zhǎng)模式，OxOO代表自增模式，Ox01代表固定模式；
操作的目標(biāo)基地址由兩個(gè)字節(jié)構(gòu)成，數(shù)據(jù)長(zhǎng)度指明了需要操作的數(shù)據(jù)長(zhǎng)度，地 址增長(zhǎng)模式，指明這么多的數(shù)據(jù)是在基地址的基礎(chǔ)上，自增還是保持不變。
第5字節(jié)位為pi0—in狀態(tài)域。
第6字節(jié)位為0。
第7字節(jié)位為0。
第8字節(jié)位至第63字節(jié)位為數(shù)據(jù)域。
在讀寄存器模式下只填充數(shù)據(jù)域和pio—in狀態(tài)域，在寫(xiě)寄存器模式下只 填充pi0—in狀態(tài)域，其他不變。
基于sopc技術(shù)的mvb/usb適配器通信方法的流程是
步驟401:將mvb/usb適配器的usb端通過(guò)usb電纜連接至計(jì)算機(jī)， mvb端通過(guò)db9接口及mvb電纜連接至mvb總線。
步驟402:計(jì)算機(jī)向mvb/usb適配器發(fā)送數(shù)據(jù)包。
步驟403: mvb/usb適配器接收數(shù)據(jù)包。
步驟404: mvb/usb適配器從計(jì)算機(jī)處收到usb數(shù)據(jù)包之后，fpga控 制器從fifo模塊讀取數(shù)據(jù)，解析數(shù)據(jù)包內(nèi)容。 步驟405:判斷所要求的讀寫(xiě)操作。
步驟406:如果為讀操作，fpga控制器讀取mvb接口 ip核數(shù)據(jù)寄存器， 把寄存器中的數(shù)據(jù)和pio一in狀態(tài)填入響應(yīng)數(shù)據(jù)包的數(shù)據(jù)域和狀態(tài)域，響應(yīng)數(shù) 據(jù)包寫(xiě)入fifo模塊。
步驟407: sie模塊檢測(cè)到fifo模塊內(nèi)有需要發(fā)送的數(shù)據(jù)包時(shí)，把數(shù)據(jù)包 通過(guò)usb電纜發(fā)送到計(jì)算機(jī)上，跳到步驟409。
步驟408:如果為寫(xiě)操作，fpga控制器把收到的數(shù)據(jù)包內(nèi)數(shù)據(jù)域的內(nèi)容 寫(xiě)入mvb接口 ip核的數(shù)據(jù)寄存器，之后把pio—in狀態(tài)填入響應(yīng)數(shù)據(jù)包的狀態(tài)域，響應(yīng)數(shù)據(jù)包寫(xiě)入FIFO模塊，并向計(jì)算機(jī)發(fā)送回饋信息。
步驟409:結(jié)束。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不 局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可 輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明 的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種基于SOPC技術(shù)的MVB/USB適配器，其特征是所述適配器包括FPGA控制器、USB控制器、MVB物理電平轉(zhuǎn)換模塊、電源變換電路、復(fù)位電路、狀態(tài)燈顯示電路和DB9接口；FPGA控制器與MVB物理電平轉(zhuǎn)換模塊通過(guò)RXD485、TXD485、TI三個(gè)信號(hào)相連接，MVB物理電平轉(zhuǎn)換模塊通過(guò)RS485+和RS485-與DB9接口相連接；FPGA控制器通過(guò)三態(tài)Avalon總線與USB控制器相連；USB控制器通過(guò)USB線纜與計(jì)算機(jī)相連；電源變換電路通過(guò)電線分別與FPGA控制器和USB控制器相連，并由計(jì)算機(jī)通過(guò)USB線纜為電源變換電路供電；復(fù)位電路通過(guò)導(dǎo)線分別與FPGA控制器和USB控制器相連；狀態(tài)燈顯示電路通過(guò)導(dǎo)線與FPGA控制器相連；DB9接口通過(guò)MVB電纜接入MVB總線；所述FPGA控制器包括MVB接口IP核和SOPC系統(tǒng)，MVB接口IP核與SOPC系統(tǒng)通過(guò)Avalon總線相連；所述USB控制器包括FIFO模塊和SIE模塊，F(xiàn)IFO模塊和SIE模塊通過(guò)USB控制器芯片內(nèi)部的數(shù)據(jù)總線連接。
2、 根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB/USB適配器，其特 征是所述USB控制器符合USB 2.0標(biāo)準(zhǔn)。
3、 根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB/USB適配器，其特 征是所述MVB接口 IP核符合正C61375-1標(biāo)準(zhǔn)。
4、 根據(jù)權(quán)利要求1所述的一種基于SOPC技術(shù)的MVB/USB適配器，其特 征是所述SOPC系統(tǒng)包括NIOS II處理器、Avalon三態(tài)橋、USB接口模塊、PIO 接口模塊、MVB總線控制器接口 、片上RAM、 EPCS控制器和JTAG調(diào)試接口 ， 各部分通過(guò)Avalon總線相連；所述NIOSII處理器是SOPC系統(tǒng)的主處理器，通過(guò)Avalon總線對(duì)各功能模塊進(jìn)行控制；所述Avalon總線三態(tài)橋是NIOS II處理器與FPGA控制器外部設(shè)備之間相互 通信的橋梁，與USB接口模塊一起實(shí)現(xiàn)NIOS II處理器和USB控制器的連接；所述USB接口模塊作為SOPC系統(tǒng)的外圍設(shè)備存在，具有Avalon三態(tài)總線 接口 ，封裝了 NIOS II處理器讀寫(xiě)USB控制器的相關(guān)時(shí)序；所述PIO接口模塊連接USB控制器的FIFO標(biāo)志引腳，用于USB控制器和 FPGA的信號(hào)標(biāo)志交換，表示FIFO的滿或空狀態(tài)；所述MVB總線控制器接口封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě)MVB 總線接口IP核的相關(guān)時(shí)序；所述片上RAM利用FPGA控制器內(nèi)部RAM位生成，作為NIOS II處理器 的運(yùn)行RAM;所述EPCS控制器封裝了 NIOS II處理器通過(guò)Avalon總線讀寫(xiě)EPCS串行配置ROM的相關(guān)時(shí)序；所述JTAG調(diào)試接口提供計(jì)算機(jī)通過(guò)JTAG電纜調(diào)試系統(tǒng)的能力。
5、 一種基于SOPC技術(shù)的MVB/USB適配器通信方法，其特征是所述方法包括下列步驟步驟1:將MVB/USB適配器的USB端通過(guò)USB電纜連接至計(jì)算機(jī)，MVB 端通過(guò)DB9接口及MVB電纜連接至MVB總線；步驟2:計(jì)算機(jī)向MVB/USB適配器發(fā)送數(shù)據(jù)包； 步驟3: MVB/USB適配器接收數(shù)據(jù)包；步驟4: MVB/USB適配器從計(jì)算機(jī)處收到USB數(shù)據(jù)包之后，F(xiàn)PGA控制器 從FIFO模塊讀取數(shù)據(jù)，解析數(shù)據(jù)包內(nèi)容； 步驟5:判斷所要求的讀寫(xiě)操作；步驟6:如果為讀操作，F(xiàn)PGA控制器讀取MVB接口IP核數(shù)據(jù)寄存器，把 寄存器中的數(shù)據(jù)和PIOJN狀態(tài)填入響應(yīng)數(shù)據(jù)包的數(shù)據(jù)域和狀態(tài)域，響應(yīng)數(shù)據(jù)包寫(xiě)入FIFO模塊；步驟7: SIE模塊檢測(cè)到FIFO模塊內(nèi)有需要發(fā)送的數(shù)據(jù)包時(shí)，把數(shù)據(jù)包通過(guò) USB電纜發(fā)送到計(jì)算機(jī)上，跳到步驟9;步驟8:如果為寫(xiě)操作，F(xiàn)PGA控制器把收到數(shù)據(jù)包內(nèi)數(shù)據(jù)域的內(nèi)容寫(xiě)入MVB 接口IP核數(shù)據(jù)寄存器，之后把PI0—IN狀態(tài)填入響應(yīng)數(shù)據(jù)包的狀態(tài)域，響應(yīng)數(shù)據(jù) 包寫(xiě)入FIFO模塊，并向計(jì)算機(jī)發(fā)送回饋信息；步驟9:結(jié)束。
6、根據(jù)權(quán)利要求5所述的一種基于SOPC技術(shù)的MVB/USB適配器通信方 法，其特征是所述數(shù)據(jù)包的格式為，第0字節(jié)位為操作模式，第l字節(jié)位為基地 址低字節(jié)，第2字節(jié)位為基地址高字節(jié)，第3字節(jié)位為數(shù)據(jù)長(zhǎng)度，第4字節(jié)位為 地址增長(zhǎng)模式，第5字節(jié)位為PIO一IN狀態(tài)，第6字節(jié)位為0，第7字節(jié)位為0， 第8字節(jié)位至第63字節(jié)位為數(shù)據(jù)域。
全文摘要
本發(fā)明公開(kāi)了網(wǎng)絡(luò)通信技術(shù)領(lǐng)域中的一種基于SOPC技術(shù)的MVB/USB適配器及其通信方法。技術(shù)方案是，MVB/USB適配器包括FPGA控制器、USB控制器、MVB物理電平轉(zhuǎn)換模塊、電源變換電路、復(fù)位電路、狀態(tài)燈顯示電路和DB9接口。MVB/USB適配器通信方法是，將MVB/USB適配器分別連接至計(jì)算機(jī)和MVB總線；計(jì)算機(jī)向MVB/USB適配器發(fā)送數(shù)據(jù)包；MVB/USB適配器接收數(shù)據(jù)包；FPGA控制器從FIFO模塊讀取數(shù)據(jù)；判斷所要求的讀寫(xiě)操作；最后根據(jù)所要求的讀寫(xiě)操作，向計(jì)算機(jī)或者M(jìn)VB總線發(fā)送數(shù)據(jù)。本發(fā)明使MVB總線與計(jì)算機(jī)的連接更加方便，傳輸速度更加快捷。
文檔編號(hào)G06F13/42GK101419582SQ20081023935
公開(kāi)日2009年4月29日 申請(qǐng)日期2008年12月10日 優(yōu)先權(quán)日2008年12月10日
發(fā)明者王永翔, 王立德 申請(qǐng)人:北京交通大學(xué)