專利名稱：一種低成本數(shù)字聲場處理器方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低成本數(shù)字聲場處理器方案，該方案是釆用低價位的 單片機(jī)加外擴(kuò)存儲器實(shí)現(xiàn)數(shù)字聲場處理器。
背景技術(shù)：
目前的數(shù)字聲場處理器都是釆用專用DSP芯片技術(shù)，該技術(shù)和器件成 本遠(yuǎn)遠(yuǎn)高于本發(fā)明所釆用技術(shù)和器件的成本。

發(fā)明內(nèi)容
用低價位的單片機(jī)加外擴(kuò)存儲器代替目前的專用DSP芯片來實(shí)現(xiàn)數(shù)字 聲場處理器。所使用的算法是重疊保留法或重疊相加法。
本發(fā)明之所以能夠大大降低數(shù)字聲場處理器的成本，源自對數(shù)字信號 處理過程深入的理解與分析。
第一，聲場處理數(shù)據(jù)量大，帶有大容量片內(nèi)存儲器的芯片比較昂貴， 而現(xiàn)在幾百K到幾個M的R0M和RAM都非常便宜，因此外擴(kuò)存儲器是實(shí)現(xiàn)
成本大幅度降低的必然選擇。
第二，聲場處理計算量也比較大(所以現(xiàn)有技術(shù)都采用DSP芯片)，但 是，采用FFT或分裂基FFT計算輸出時，需要的計算速度明顯小于低檔DSP 芯片的最高速度，也就是DSP芯片的計算能力被浪費(fèi)了很多。事實(shí)上，經(jīng) 過本項(xiàng)目的計算，目前的中低檔單片機(jī)有很多都能夠達(dá)到所需速度。此外， 再考慮到必然的大范圍補(bǔ)零(補(bǔ)一半的零值)，還可降低一半的計算量。
具體實(shí)施例方式
設(shè)聲場處理器的沖激響應(yīng)h(n)長度為M，將輸入信號x(n)分段為長度 M-l的子序列x。 (n) ， Xl (n), x2 (n),...,則根據(jù)數(shù)字信號處理理論中的經(jīng)典算 法重疊相加法，輸出y (n) =yk_i (n) +yk (n) 其中yk(n)=h(n)*xk(n) [k (M-l)效k+2) (M-l)-1]
每段卷積都用FFT計算，則yH (n)和yk (n)各需要1個2M_2點(diǎn)FFT( h (n) 的FFT作為常數(shù))和1個2M-2點(diǎn)IFFT以及2M-2次復(fù)數(shù)乘法。聲場處理器 沖激響應(yīng)最常見的長度是1秒左右，即44000點(diǎn)(使用采樣率)，設(shè) M-64.1024+1;若使用經(jīng)典的基2方法，則上述方法需要復(fù)數(shù)乘法 4(M-l).log2(2M-2)+2M—2 5.106;復(fù)數(shù)加法4-(2M-2)-log2 (2M-2) 107;這些
運(yùn)算量需要在2個輸入子序列的時間內(nèi)完成，以保證實(shí)時性。2個輸入子序 列的時間為2 (M-1)/44000-2. 9秒。于是處理器每秒需處理復(fù)數(shù)乘法1. 7'106;
復(fù)數(shù)加法3.4.106;相當(dāng)于實(shí)數(shù)乘法3.4406;實(shí)數(shù)加法6. 8'106;按照乘法用兩
個指令周期，加法用一個指令周期，每秒需要12.8.106個指令周期，加上數(shù)
據(jù)傳送時間，每秒約需要16.106個指令周期。而低檔RISC結(jié)構(gòu)單片機(jī)能夠
實(shí)現(xiàn)這一指標(biāo)。況且，考慮到將補(bǔ)一半的零值，釆用頻域抽取FFT更有助
于減少一半的運(yùn)算量。
權(quán)利要求
1 一種低成本數(shù)字聲場處理器設(shè)計方案，其特征在于采用低價位的單片機(jī)加外擴(kuò)存儲器實(shí)現(xiàn)數(shù)字聲場處理器。
全文摘要
本發(fā)明公布了一種低成本數(shù)字聲場處理器方案，即采用低價位的單片機(jī)加外擴(kuò)存儲器實(shí)現(xiàn)數(shù)字聲場處理器。本發(fā)明用于數(shù)字聲場處理領(lǐng)域。
文檔編號G06F17/14GK101520768SQ20081008286
公開日2009年9月2日 申請日期2008年2月28日 優(yōu)先權(quán)日2008年2月28日
發(fā)明者萍 李 申請人:萍 李