專(zhuān)利名稱(chēng)：低功率睡眠模式運(yùn)行的啟動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及低功率電路技術(shù)，本發(fā)明尤其涉及在啟動(dòng)電路中最小 化功率消耗的方法。
背景技術(shù)：
半導(dǎo)體裝置，例如微處理器、獨(dú)立式和嵌入式存儲(chǔ)裝置、基準(zhǔn)電壓電 路、功率管理電路等等，需要在電源電壓被打開(kāi)后立刻運(yùn)行某一運(yùn)行序列。此運(yùn)行序列一般一皮稱(chēng)為啟動(dòng)序列。該啟動(dòng)序列可以包括，例如以一個(gè)特 定順序復(fù)位存儲(chǔ)元件(例如鎖存器、觸發(fā)器、寄存器)、啟動(dòng)振蕩器(例 如激勵(lì)功率源或鎖相環(huán)路)、和激活內(nèi)部電壓源或參考電源。該序列通 常需要大量時(shí)間才能完成，并且在電源電壓已達(dá)到某一最低電壓水平后啟 動(dòng)。該序列通常無(wú)須再運(yùn)行直到電源電壓已經(jīng)降低至最低電壓水平。對(duì)于 大部分電子裝置，擁有一個(gè)穩(wěn)定且可靠的電源以確保邏輯功能的正確運(yùn)行 也是重要的，該邏輯功能例如激勵(lì)電路、記憶存儲(chǔ)元件和對(duì)電源電壓變化 敏感的其它模塊；在運(yùn)行中的任何給定時(shí)間內(nèi)，知曉電源電壓水平是否意 外地降低于某一電壓水平之下也是重要的。換言之，有時(shí)需要監(jiān)控電源電 壓水平。電源的可靠性對(duì)于移動(dòng)應(yīng)用中的情況尤其重要，在該情況下，電源是 在再次充電之間具有有限安培時(shí)(ampere-hours)容量的電池。在半導(dǎo)體 裝置中，典型的用于評(píng)估或監(jiān)控電源電壓水平并啟動(dòng)一個(gè)啟動(dòng)序列的電路 通常被稱(chēng)為啟動(dòng)檢測(cè)電路或功率電壓(電壓水平)檢測(cè)器，或簡(jiǎn)稱(chēng)啟動(dòng)電 路。該啟動(dòng)電^各監(jiān)控電源的電壓水平，例如Vdd或Vcc電壓、或輸入/ 輸出電路電源電壓；并產(chǎn)生一個(gè)活動(dòng)標(biāo)記信號(hào)，其指示電壓水平在最低所 需電壓水平之上。電源電壓敏感電路將該活動(dòng)標(biāo)記信號(hào)用于或者啟動(dòng)運(yùn)行 或者延續(xù)運(yùn)行。圖1是一個(gè)現(xiàn)有技術(shù)啟動(dòng)電路的電路示意圖。在此例中，電路被用于 檢測(cè)Vdd電源電壓水平。啟動(dòng)電路10包括一個(gè)分壓器電路和一個(gè)延遲電 路。該分壓器電路包括p-溝道晶體管12， p-溝道晶體管14,和電阻器16,上述所有元件串聯(lián)連接在電源Vdd和地(Vss)之間，其中該p-溝 道晶體管14的柵極端連接到其漏端，這在本技術(shù)領(lǐng)域中是公知的，稱(chēng)為 二極管連接式。P-溝道晶體管12的柵極端連接到一個(gè)深度低功耗信號(hào) DEEP一PD以將Vdd自該分壓器電路斷開(kāi)。該延遲電路包括連接在晶體管 14與電阻器16的共同節(jié)點(diǎn)和輸出PWR—OK之間的一系列反相器18、 20、 22和24。本例中的輸出PWR—OK表示活動(dòng)標(biāo)記信號(hào)，其中高電壓水平指 示Vdd電源電壓高于最低電壓水平。電容器26和28連接到反相器12和 16的輸入端。 '啟動(dòng)電路10的運(yùn)行如下Vdd打開(kāi)后，Vdd電壓水平開(kāi)始從地或Vss 升高至Vdd額定值。本領(lǐng)域技術(shù)人員將理解額定電壓依賴(lài)于特定應(yīng)用和/ 或電路，但本發(fā)明的實(shí)施例能夠被應(yīng)用于監(jiān)控半導(dǎo)體裝置中任何類(lèi)型的電 源電壓。當(dāng)Vdd電壓上升時(shí)，信號(hào)DEEP—PD維持在Vss低電壓水平或邏 輯低，直流電從Vdd流經(jīng)晶體管12和14和電阻器16的直流(DC )路徑。 反相器18的輸入端向Vdd電壓水平或邏輯高上升，最后達(dá)到一個(gè)將反相 器18的輸出端的電壓從邏輯高變?yōu)檫壿嫷碗妷核降碾妷核?。這個(gè)狀 態(tài)的改變通過(guò)其余的反相器傳播以驅(qū)動(dòng)PWR—OK變?yōu)檫壿嫺唠妷核健?在本例中，在高邏輯電壓水平的PWR一OK指示Vdd電壓已經(jīng)達(dá)到并維 持在某一電壓水平之上，該電壓水平足以使電源電壓水平敏感模塊啟動(dòng)或 延續(xù)它們的安全運(yùn)行。大部分電池供電的半導(dǎo)體裝置具有省電模式以幫助減小裝置的功率 消耗。公知的省電模式之一是深度低功耗模式。在深度低功耗模式，裝置 基本上是關(guān)閉的，其中不需要保持電路模塊的數(shù)據(jù)和邏輯狀態(tài)，也不期望 快速返回至常規(guī)運(yùn)行。因此，沒(méi)必要對(duì)深度低功耗模式下的電源電壓水平 進(jìn)行監(jiān)控。當(dāng)圖1的實(shí)例進(jìn)入深度低功耗模式時(shí)，DEEP—PD被驅(qū)動(dòng)至高 邏輯電壓水平，晶體管12關(guān)閉且Vdd節(jié)點(diǎn)從分壓器電路解耦。這有效地 禁止了啟動(dòng)電路IO,因此其不能跟蹤Vdd電壓水平，并導(dǎo)致了 PWR_OK 最后變成Vss低電壓水平。注意到在深度低功耗模式下電源(例如Vdd、 Vcc等等)可關(guān)閉也可不關(guān)閉是重要的。另一個(gè)公知且更頻繁應(yīng)用的省電模式是待機(jī)模式，也被稱(chēng)作睡眠模 式。在睡眠模式，保持基本電路的供電，該基本電路例如數(shù)據(jù)存儲(chǔ)元件 (例如RAM、寄存器)，參考源，時(shí)鐘管理電路(例如DLL或PLL),使 得裝置能夠在相對(duì)較短的時(shí)間返回至活動(dòng)模式。在睡眠模式，和在常規(guī)運(yùn)行模式一樣，最經(jīng)常需要PWR_OK保持在使能電壓水平以維持基本電路 活動(dòng)并防止功率序列的不必要啟動(dòng)。同時(shí)，重要的是最小化功率消耗和禁 止對(duì)于操作或保持邏輯狀態(tài)所不需要的每個(gè)電流消耗路徑。圖1中所示的目前已知啟動(dòng)電路IO存在若干問(wèn)題。只要DEEP—PD在 低電壓水平，分壓器電路就從Vdd電源汲取電流。僅當(dāng)DEEP—PD在高電 壓水平，也就是僅當(dāng)裝置處于深度低功耗模式，才能切斷啟動(dòng)電路10的 分壓器電路中的電流。同樣，圖1所示的現(xiàn)有技術(shù)的電路不具有維持睡眠模式的裝置。用睡 眠模式信號(hào)代替DEEP—PD,或邏輯組合睡眠模式信號(hào)和DEEP—PD，仍然 會(huì)引起當(dāng)進(jìn)入省電模式時(shí)反相器18的輸入端向Vss放電，且通過(guò)分壓器 電路的直流路徑被切斷。隨后，PWRJDK信號(hào)下降至低電壓水平Vss。因 為裝置的整個(gè)啟動(dòng)序列將再運(yùn)行，所以再進(jìn)入常規(guī)運(yùn)行模式將需要相對(duì)長(zhǎng) 的時(shí)間。因此，在圖l的電路中，睡眠模式下，為了維持PWR一OK信號(hào) 是高電壓水平，晶體管12必須保持打開(kāi)，將通過(guò)分壓器電路汲取電流。 雖然啟動(dòng)電路例如圖1的啟動(dòng)電路通常僅消耗幾樣i安電流，但是對(duì)于電池 供電應(yīng)用而言也是非常重要的。對(duì)于移動(dòng)產(chǎn)品，功率保持是關(guān)鍵的，應(yīng)該頻繁應(yīng)用如上討述的省電模式。例如，傳統(tǒng)的比較器電路，例如圖2所示的雙模式比較器電路，具有 一個(gè)常規(guī)運(yùn)行模式和省電運(yùn)行模式，其中，該省電模式被用于當(dāng)電路反應(yīng) 時(shí)間不關(guān)鍵時(shí)用最小電流消耗維持電路功能。圖2的雙模式比較器電路包 括一個(gè)常規(guī)差分電路和一個(gè)低功率差分電路。該常規(guī)差分電路包括以電流 鏡結(jié)構(gòu)排列的p -溝道晶體管50和52、 n -溝道輸入晶體管54和56及n -溝道電流源晶體管58。輸入晶體管54接收信號(hào)VREF,輸入晶體管56 接收輸入信號(hào)VIN,而電流源晶體管58的4冊(cè)才及端4妄收一個(gè)偏壓VBIAS。 VBIAS電壓由串聯(lián)連接于Vdd和Vss之間的晶體管60和62所組成的電 路產(chǎn)生，其中，晶體管60受控于信號(hào)SLEEP,晶體管62以二極管結(jié)構(gòu)連 接。由n -溝道晶體管64組成的禁止電路響應(yīng)SLEEP信號(hào)將VBIAS耦合 至一低功率干線(mil) Vss。該低功率差分電路包括以電流鏡結(jié)構(gòu)排列的 p-溝道晶體管66和68、 n-溝道輸入晶體管70和72及n-溝道電流源 晶體管74 。輸入晶體管70和晶體管74的柵極端接收VREF ，輸入晶體管 72接收輸入信號(hào)VIN。要注意，選擇晶體管74的尺寸，使得比晶體管58汲取基本上更少的電流。在常規(guī)或高速運(yùn)行中，將SLEEP信號(hào)設(shè)置為低電壓水平以打開(kāi)常規(guī) 差分和低功率差分電路。在速度不關(guān)鍵的低功率運(yùn)行模式中，設(shè)置SLEEP 信號(hào)為高電壓水平，以通過(guò)設(shè)置VBIAS為Vss電壓水平來(lái)關(guān)閉常規(guī)差分 電路。因此，雖然仍維持比較器功能，但是與常規(guī)運(yùn)行模式相比，具有較 低功率消耗和較長(zhǎng)響應(yīng)時(shí)間。在圖2的雙模式比較器電路的例子中，因?yàn)槌Ｒ?guī)差分電路的激活緊隨 SLEEP信號(hào)從邏輯高到邏輯低的狀態(tài)改變，所以比較器從睡眠模式恢復(fù)所 需時(shí)間相對(duì)4交短，在啟動(dòng)電路的例子中，確保整個(gè)芯片恢復(fù)時(shí)間短暫是重要的，因?yàn)橐?動(dòng)裝置的用戶(hù)不愿意接受由于再運(yùn)行啟動(dòng)序列消耗時(shí)間，以把他們的裝置 從省電模式轉(zhuǎn)換到常規(guī)運(yùn)行而進(jìn)行長(zhǎng)時(shí)間等待。 一種平衡功率保持和退出電模式f、 口 、 B 、 、 — 山 ''發(fā)明內(nèi)容本發(fā)明的一個(gè)目的在于避免或減小現(xiàn)有啟動(dòng)電路的至少一個(gè)缺陷。 在第一個(gè)方面，本發(fā)明提供了一種啟動(dòng)電路。該啟動(dòng)電路可包括一個(gè) 功率檢測(cè)器電路和一個(gè)控制電路。該功率才全測(cè)電路計(jì)算電源電壓水平并產(chǎn) 生一個(gè)輸出信號(hào)指示該電源電壓水平至少處于一個(gè)預(yù)設(shè)電壓水平。該功率 檢測(cè)器電路至少具有一個(gè)可在低功率運(yùn)行模式被選擇性地禁止的電流路 徑。該控制電路維持該啟動(dòng)輸出信號(hào)的值，同時(shí)至少一個(gè)電流路徑凈皮禁止。 根據(jù)本方面的 一個(gè)實(shí)施例，至少 一個(gè)電流路徑包括一個(gè)耦合在電源電 壓和地之間的分壓器電路，其中該分壓器電路具有一個(gè)耦合至輸出信號(hào)的 感應(yīng)節(jié)點(diǎn)。根據(jù)本方面的另一個(gè)實(shí)施例，該功率檢測(cè)電路進(jìn)一步包括一個(gè) 延遲電路，用于響應(yīng)感應(yīng)節(jié)點(diǎn)達(dá)到預(yù)設(shè)電壓水平延遲該輸出信號(hào)的產(chǎn)生。 根據(jù)本方面的又一個(gè)實(shí)施例，該輸出控制電路可包括一個(gè)鎖存電路。在本實(shí)施例的其它多個(gè)方面，該輸出控制電路可包括邏輯門(mén)和狀態(tài)保 持電路。該邏輯門(mén)提供該輸出信號(hào)，也就是該邏輯門(mén)響應(yīng)一個(gè)保持信號(hào)保 存輸出信號(hào)；該狀態(tài)保持電路在低功率運(yùn)行模式下產(chǎn)生保持信號(hào)。狀態(tài)保 持電路能夠在低功率運(yùn)行模式接收一個(gè)省電信號(hào)，且該功率檢測(cè)器電路可 包括一個(gè)感應(yīng)電路以感應(yīng)感應(yīng)節(jié)點(diǎn)的預(yù)i殳電壓水平。在另 一個(gè)實(shí)施例中，感應(yīng)電路可包括一個(gè)耦合至一個(gè)電流源電路的差分感應(yīng)放大器電路，用于 選擇經(jīng)過(guò)該差分感應(yīng)》丈大器電路的電流，且該電流源電路響應(yīng)^f氐功率運(yùn)行 模式能夠被有選擇性的禁止。在本實(shí)施例的另一方面，啟動(dòng)電路可包括一 個(gè)恢復(fù)電路，用于通過(guò)驅(qū)動(dòng)至少一個(gè)耦合在電源電壓水平和該感應(yīng)節(jié)點(diǎn)之 間的驅(qū)動(dòng)電路來(lái)復(fù)位該感應(yīng)節(jié)點(diǎn)。在第二方面，本發(fā)明提供的啟動(dòng)電路具有分壓器、感應(yīng)電路、輸出電 路、電流禁止裝置和狀態(tài)保持電路。該分壓器耦合至一個(gè)電源電壓水平且 具有一個(gè)感應(yīng)節(jié)點(diǎn)，該感應(yīng)節(jié)點(diǎn)跟蹤電源電壓水平。該感應(yīng)電路感應(yīng)上述 感應(yīng)節(jié)點(diǎn)的電壓水平，并產(chǎn)生一個(gè)對(duì)應(yīng)于處于高于和低于一個(gè)預(yù)設(shè)電壓水 平之一 的感應(yīng)節(jié)點(diǎn)的中間信號(hào)。該輸出電路產(chǎn)生 一個(gè)響應(yīng)上述中間信號(hào)的 輸出信號(hào)。該電流禁止裝置在低功率運(yùn)行模式時(shí)切斷該分壓器和該感應(yīng)電 路中至少一個(gè)的電流路徑。該狀態(tài)保持電路保持輸出信號(hào)的值，同時(shí)上述 電流禁止裝置禁止該電流路徑。根據(jù)第二個(gè)方面的實(shí)施例，該電流路徑響應(yīng)3個(gè)低功率模式信號(hào)中的 至少一個(gè)而被禁止。該3個(gè)低功率模式信號(hào)可包括 一個(gè)睡眠信號(hào)、 一個(gè) 低功耗信號(hào)和一個(gè)功率監(jiān)控信號(hào)。輸出信號(hào)被反饋以用于禁止分壓器中的 電流路徑或禁止感應(yīng)電路中的電流路徑，且該輸出電路包括一個(gè)鎖存器以 鎖存該輸出信號(hào)。根據(jù)本方面的另 一個(gè)實(shí)施例，該分壓器包括串聯(lián)連接在電源電壓水平 和地之間的電流禁止裝置和電阻器裝置，該電阻器裝置包括上述感應(yīng)節(jié) 點(diǎn)。該電阻器裝置還可包括一個(gè)連接于上述電流禁止裝置和上述感應(yīng)節(jié)點(diǎn) 之間的二極管連接式晶體管，和 一 個(gè)連接于該感應(yīng)節(jié)點(diǎn)和地之間的電阻 器。該電流禁止裝置可包括一個(gè)晶體管，用于在低功率運(yùn)行模式下自該電 阻器裝置解耦電源電壓水平。根據(jù)本方面的另一個(gè)實(shí)施例，上述感應(yīng)電路包括反相器，或可包括差 分放大器和電流源電路。該差分放大器比較感應(yīng)節(jié)點(diǎn)和一個(gè)參考電壓，并 產(chǎn)生上述中間信號(hào)。該電流源電路選擇一個(gè)通過(guò)該差分放大器的電流，該 電流源電路可運(yùn)行在常規(guī)運(yùn)行模式和該低功率運(yùn)行模式之間。根據(jù)其它實(shí)施例，上述電流源包括可在常規(guī)運(yùn)行模式下使能的第一電 流分支和第二電流分支，該第一電流分支包括電流禁止裝置以在該低功率 運(yùn)行模式下禁止通過(guò)該第 一電流分支的電流路徑。輸出信號(hào)可被反饋至該 電流源電路以禁止該第二電流分支。而且，電流源可包括一個(gè)偏壓電路，用于為第一電流分支和第二電流分支中的每一個(gè)提供一個(gè)偏壓。該偏壓電 路包括該電流禁止裝置，用于在低功率運(yùn)行模式下禁止通過(guò)該偏壓電路的 電流路徑。通過(guò)結(jié)合附圖閱讀下面對(duì)本發(fā)明特定實(shí)施例的描述，本發(fā)明的其它方 面和特點(diǎn)對(duì)于那些本領(lǐng)域普通技術(shù)人員將變得明顯。


現(xiàn)在結(jié)合附圖，僅通過(guò)舉例的方式對(duì)本發(fā)明的實(shí)施例進(jìn)行描述，其中 圖1是一個(gè)現(xiàn)有技術(shù)啟動(dòng)電路的電路示意圖； 圖2是一個(gè)現(xiàn)有技術(shù)比較器電路的電路示意圖； 圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)啟動(dòng)電路的電路示意圖； 圖4是一個(gè)描述圖3的啟動(dòng)電路運(yùn)行的時(shí)序圖；圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)具有省電運(yùn)行模式的通用電源監(jiān) 控電路示意圖；圖6是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)具有省電運(yùn)行模式的電源監(jiān)控電路的電路示意圖；圖7是一個(gè)描述圖6的電源監(jiān)控電路的運(yùn)行的時(shí)序圖；圖8是一個(gè)輸出覆蓋電路(override circuit)的電路示意圖；圖9是根據(jù)本發(fā)明另 一個(gè)實(shí)施例的一個(gè)具有省電運(yùn)行模式的電源監(jiān)控電路的電路示意圖；圖IO是一個(gè)圖9的電源監(jiān)控電路內(nèi)的比較器電路的電路示意圖；圖11是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)比較器電路的電路示意圖；以及圖12是根據(jù)本發(fā)明一個(gè)實(shí)施例的另一個(gè)比較器電路的電路示意圖。
具體實(shí)施方式
大體而言，本發(fā)明提供了一種啟動(dòng)電路，其最小化功率消耗，同時(shí)維 持一個(gè)指示無(wú)需再運(yùn)行啟動(dòng)序列的活動(dòng)標(biāo)記信號(hào)。這是通過(guò)在無(wú)需監(jiān)控電源電壓水平時(shí)關(guān)閉啟動(dòng)電路中所有直流路徑和使用 一 個(gè)維持活動(dòng)標(biāo)記信 號(hào)在使能電壓水平的狀態(tài)保持電路而完成。該狀態(tài)保持電路響應(yīng)啟動(dòng)電路 的一個(gè)內(nèi)部感應(yīng)節(jié)點(diǎn)處的電壓水平以在電源電壓達(dá)到最小值時(shí)產(chǎn)生活動(dòng) 標(biāo)記信號(hào)。該狀態(tài)保持電路還響應(yīng)一個(gè)保持信號(hào)，該保持信號(hào)覆蓋該內(nèi)部感應(yīng)節(jié)點(diǎn)的信號(hào)。該保持信號(hào)是省電信號(hào)的產(chǎn)物，它可以是睡眠模式啟動(dòng) 信號(hào)、深度低功耗模式啟動(dòng)信號(hào)、或用以關(guān)閉直流路徑的任何合適信號(hào)或 其邏輯組合。根據(jù)本發(fā)明的啟動(dòng)電路能夠可選擇地包括一個(gè)恢復(fù)電路，其 用于在退出省電模式時(shí)快速恢復(fù)啟動(dòng)電路內(nèi)部節(jié)點(diǎn)處的電壓水平，或返回 以監(jiān)控常規(guī)運(yùn)行模式下的電源電壓水平。本發(fā)明的實(shí)施例利用在大多數(shù)情況下供電電路在啟動(dòng)序列運(yùn)行后不需要監(jiān)控電源電壓水平的事實(shí)。啟動(dòng)電路主要在向裝置初始施加Vdd時(shí)應(yīng) 用。在省電運(yùn)行模式或常規(guī)運(yùn)行模式下，當(dāng)不需要監(jiān)控Vdd電壓水平時(shí)， 可維持啟動(dòng)電路的活動(dòng)標(biāo)記信號(hào)在使能電壓水平，因此可以切斷分壓器電 路中的直流路徑。根據(jù)圖3所示的本發(fā)明的實(shí)施例， 一個(gè)啟動(dòng)電路可具有一個(gè)自我禁止 分壓器電路，以在Vdd已經(jīng)達(dá)到最小所需電壓水平時(shí)減小功率檢測(cè)器電路 的功率消耗。因?yàn)榘ㄒ粋€(gè)鎖存電路，其在Vdd已經(jīng)達(dá)到最小所需電壓水 平時(shí)保持活動(dòng)標(biāo)記信號(hào)的狀態(tài)，所以禁止分壓器電路將對(duì)標(biāo)記信號(hào)的狀態(tài) 沒(méi)有影響。啟動(dòng)電^各100與圖1中的現(xiàn)有4支術(shù)啟動(dòng)電^各10在功能上相似。啟動(dòng) 電路100包括一個(gè)分壓器電路、 一個(gè)感應(yīng)電路、 一個(gè)延遲電路和一個(gè)鎖存 電路。該分壓器電路由p-溝道耦合器102、 p-溝道二極管連接式晶體管 104和電阻器106組成，所有元件都串聯(lián)連接在電源Vdd和Vss之間。該 分壓器可具有下列啟動(dòng)實(shí)現(xiàn)中描述的可選結(jié)構(gòu)之一。反相器108起到檢測(cè) 內(nèi)部感應(yīng)節(jié)點(diǎn)"n"處的電壓水平的感應(yīng)電路的作用。來(lái)自反相器108的 輸出信號(hào)的轉(zhuǎn)換被延遲電路110延遲，該延遲電路由串聯(lián)連接的反相器 112、 114、 116、 n-溝道晶體管118、和電容器120、 122和124組成。電 容器120連接到反相器108的輸入，電容器122連接到反相器112的輸入， 電容器122連接到反相器114的輸入。反相器116的輸出連接到晶體管116 的柵極端，后者耦合節(jié)點(diǎn)SET至低功率干線Vss。鎖存電路126包括交叉 耦合反相器128和130，其中反相器128的輸入連接到節(jié)點(diǎn)SET,反相器 128的輸出驅(qū)動(dòng)活動(dòng)標(biāo)記信號(hào)PWR一OK。信號(hào)PWR—OK反饋到晶體管102 的柵極端。在鎖存器126中必須有設(shè)備以確保在初始施加電壓Vdd時(shí) PWR_OK信號(hào)電壓水平將總是在邏輯低狀態(tài)，也就是說(shuō)，當(dāng)Vdd從地電 勢(shì)Vss上升至額定Vdd電壓水平時(shí)，信號(hào)PWR—OK保持為低直到來(lái)自晶 體管118的信號(hào)設(shè)定鎖存器126。該設(shè)備可以包括，例如，施加至節(jié)點(diǎn)SET和PWR—OK的額外非均勻電容性負(fù)載，或在反相器128和130中的相應(yīng) 尺寸的晶體管，或其它已知技術(shù)或其組合的應(yīng)用。啟動(dòng)電路100的運(yùn)行遵循參考圖4的時(shí)序圖。在t0時(shí)刻，Vdd電壓水 平施加至電路，內(nèi)部感應(yīng)節(jié)點(diǎn)"n，，的電壓跟蹤Vdd的上升。因?yàn)榻徊骜?合反相器128和130內(nèi)的特殊設(shè)備，節(jié)點(diǎn)SET處的電壓將隨著Vdd電壓 水平上升，因此保持信號(hào)PWR—OK處于低電壓水平Vss。最后，在時(shí)刻tl, 內(nèi)部感應(yīng)節(jié)點(diǎn)"n"處的電壓將到達(dá)最低關(guān)鍵電位，導(dǎo)致反相器116驅(qū)動(dòng) 設(shè)置晶體管118的柵極端為高電壓水平，從而打開(kāi)該晶體管以耦合節(jié)點(diǎn) SET至Vss功率干線。然后反相器128驅(qū)動(dòng)PWR—OK至關(guān)閉晶體管102 的高電位。隨后內(nèi)部感應(yīng)節(jié)點(diǎn)"n，，將向Vss》文電。因此， 一旦電源電壓 Vdd已經(jīng)達(dá)到所需電壓水平，啟動(dòng)電路100將自禁止它的分壓器電路以節(jié) 約功率，同時(shí)將PWR—OK的狀態(tài)維持在使能電壓水平。圖3的啟動(dòng)電^各100適用于在啟動(dòng)期間一旦達(dá)到額定Vdd電壓水平就 不需要跟蹤或監(jiān)控Vdd電壓水平的應(yīng)用，而且對(duì)于在成功啟動(dòng)電路后減少 功率消耗是有效的。因此， 一旦將PWR_OK設(shè)置為高電壓水平，則僅當(dāng) 關(guān)閉Vdd電源時(shí)，PWR—OK才下降至低電壓水平。如上所述，存在很多應(yīng)用，例如在便攜式移動(dòng)裝置中，其中省電運(yùn) 行模式對(duì)于延長(zhǎng)移動(dòng)裝置的運(yùn)行時(shí)間是很重要的技術(shù)。更具體的，CPU或 用戶(hù)能夠指示該裝置在一個(gè)或多個(gè)省電模式下運(yùn)行。圖5、 6和8描述了 可選擇性的能夠運(yùn)行在多個(gè)省電模式下的啟動(dòng)電路的實(shí)施例。圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)啟動(dòng)電路的電路示意圖。實(shí)施例 中的啟動(dòng)電路200包括一個(gè)具有額外數(shù)字電路的功率檢測(cè)器電路，以在常 規(guī)和省電運(yùn)行模式下管理啟動(dòng)電路。該功率4企測(cè)電路包括一個(gè)分壓器電 路、 一個(gè)感應(yīng)電路和一個(gè)延遲電路。隨著電源電壓向額定Vdd電壓水平上 升時(shí)，分壓器電路將圖5中標(biāo)記為"n"的內(nèi)部感應(yīng)節(jié)點(diǎn)驅(qū)動(dòng)至一個(gè)預(yù)定 電壓水平。分壓器電路包括串聯(lián)連接在Vdd和Vss功率干線之間的一個(gè)p -溝道耦合晶體管202、 二極管連接式的p -溝道晶體管204和一個(gè)電阻 裝置206。在本實(shí)施例中，電阻裝置206包括電阻元件206a和206b。 一 個(gè)感應(yīng)電路210檢測(cè)預(yù)定的電壓水平并產(chǎn)生一個(gè)隨后轉(zhuǎn)換成活動(dòng)標(biāo)記信號(hào) PWR一OK的相應(yīng)信號(hào)。 一個(gè)延遲電路212延遲信號(hào)從感應(yīng)電路210的輸出 端到有效標(biāo)記輸出信號(hào)的傳播。啟動(dòng)電路200還包括下述電路模塊。 一個(gè) 狀態(tài)保持電^各208，其用于通過(guò)響應(yīng)省電信號(hào)POWER—SAVE產(chǎn)生信號(hào)HOU^來(lái)維持活動(dòng)標(biāo)記信號(hào)的使能電壓水平(在此例中，PWR一OK的高 電壓水平)。應(yīng)注意，圖5中POWER—SAVE節(jié)點(diǎn)的高電壓水平表示進(jìn)入 一個(gè)省電運(yùn)行模式。從省電模式退出時(shí)， 一個(gè)可選的恢復(fù)電路214通過(guò)激 活驅(qū)動(dòng)電路215來(lái)快速?gòu)?fù)位啟動(dòng)電路內(nèi)部節(jié)點(diǎn)的狀態(tài)。驅(qū)動(dòng)電路215用一 個(gè)p—溝道晶體管表示，其具有一個(gè)用于接收由恢復(fù)電路214響應(yīng)信號(hào) POWER—SAVE而產(chǎn)生的信號(hào)RESET*的柵極端。雖然圖5中并未具體示 出，但延遲電路212可以包括額外的驅(qū)動(dòng)電路組件。該啟動(dòng)電路也可以包 括一個(gè)輸出覆蓋電路216，用于組合來(lái)自感應(yīng)電路210和狀態(tài)保持電路208 的信號(hào)以產(chǎn)生PWR—OK信號(hào)。輸出覆蓋電路216經(jīng)過(guò)感應(yīng)電路210和延 遲電路212 4巴內(nèi)部感應(yīng)節(jié)點(diǎn)"n"的信號(hào)施加到它的輸入端，另一個(gè)輸入 端用于接收由狀態(tài)保持電路208產(chǎn)生的信號(hào)HOLD*。在本實(shí)施例中，晶體管202的柵極端作為一個(gè)電流禁止裝置工作并接 收一個(gè)省電信號(hào)POWER—SAVE。在本發(fā)明的另一個(gè)實(shí)施中，可以移除二 極管連接式晶體管204。與具有二極管連接式晶體管204的分壓器結(jié)構(gòu)相 比較，此結(jié)構(gòu)將通常使用更大的電阻器值以維持等效功率消耗。否則，如 果移除晶體管204后電阻器值不增加，將消耗更多的功率。電阻器裝置206 可包括并聯(lián)和串聯(lián)連接的組合所構(gòu)成的一個(gè)或多個(gè)電阻器，比如是多晶硅 電阻器。當(dāng)進(jìn)入睡眠模式或深度低功耗模式時(shí)，驅(qū)動(dòng)信號(hào)POWER—SAVE 至高電壓水平。因?yàn)榫w管204的二極管連接式結(jié)構(gòu)，限制感應(yīng)節(jié)點(diǎn)"n，， 處的電壓為近似Vdd-Vtp的最大值，其中Vtp是p-溝道晶體管204的 臨界電壓。因此，可在不增加功率消耗的情況下使用較小的電阻器值。同 時(shí)，因?yàn)閂tp隨溫度及過(guò)程參數(shù)變化而變化，所以具有二極管連接式晶體 管的方案的精確性相對(duì)較低。啟動(dòng)電路200的運(yùn)行基本與圖1中所示的啟動(dòng)電路10相同。為監(jiān)控 Vdd電壓水平，通過(guò)設(shè)定信號(hào)POWER—SAVE為低電壓水平Vss來(lái)接通經(jīng) 過(guò)晶體管202、 204和電阻器裝置206的電流路徑。隨著Vdd在裝置啟動(dòng) 期間上升，內(nèi)部感應(yīng)節(jié)點(diǎn)"n"的電壓水平也將上升。感應(yīng)電路210將枱r 測(cè)節(jié)點(diǎn)"n"的預(yù)設(shè)電壓水平并產(chǎn)生一個(gè)中間信號(hào)來(lái)指示Vdd電壓已經(jīng)達(dá) 到最小值。在該中間信號(hào)到達(dá)輸出覆蓋電路216之前，延遲電路212延遲 該中間信號(hào)。 一接收該中間信號(hào)，輸出覆蓋電路216就將驅(qū)動(dòng)PWR—OK 節(jié)點(diǎn)為高電壓水平。當(dāng)信號(hào)POWER—SAVE為低電壓水平Vss時(shí)，由恢復(fù)電^各214產(chǎn)生的信號(hào)RESETM呆持在高電壓水平Vdd，以使驅(qū)動(dòng)電路215和延遲電路212 中的任何其它驅(qū)動(dòng)電路不被激活。當(dāng)POWER—SAVE為4氐電壓水平Vss時(shí)， 狀態(tài)保持電路208保持不被激活，從而保持信號(hào)HOLD+在高電壓水平 Vdd。在輸出覆蓋電路216中，邏輯高電壓水平HOLDM言號(hào)將允許信號(hào)自 內(nèi)部感應(yīng)節(jié)點(diǎn)"n"至有效標(biāo)記輸出PWR—OK的傳輸。當(dāng)信號(hào)POWER—SAVE被驅(qū)動(dòng)至高邏輯電壓水平時(shí)，則進(jìn)入一個(gè)省電 模式，關(guān)閉晶體管202以防止任何直流電流流經(jīng)分壓器電路。響應(yīng)處于邏 輯高電壓水平的信號(hào)POWER_SAVE，狀態(tài)保持電路208將信號(hào)HOLD* 驅(qū)動(dòng)至邏輯低電壓水平，從而導(dǎo)致輸出覆蓋電3各216保持信號(hào)PWR一OK 在邏輯高電壓水平而不管節(jié)點(diǎn)"n"的電壓水平。最后，節(jié)點(diǎn)"n"將向 Vss電壓水平放電，先前的Vdd高電壓水平中間信號(hào)將降至Vss。在信號(hào) POWER—SAVE在邏輯低電壓水平時(shí)的Vdd監(jiān)控運(yùn)行期間，因?yàn)殡娫措妷?的破壞或變化而下降到低于臨界值的中間信號(hào)將導(dǎo)致信號(hào)PWR—OK改變 它的狀態(tài)。然而，當(dāng)信號(hào)POWER—SAVE在邏輯高電壓水平時(shí)，輸出覆蓋 電路216實(shí)際上忽略了對(duì)應(yīng)于"n"的中間信號(hào)的電壓水平。因此，盡管 PWR—OK信號(hào)保持在使能電壓水平，但在省電模式中分壓器電路不消耗直 流功率。在退出省電模式時(shí)，POWER—SAVE信號(hào)被驅(qū)動(dòng)到邏輯低電壓水平以 打開(kāi)晶體管202。響應(yīng)POWER—SAVE信號(hào)從邏輯高到邏輯低電平的轉(zhuǎn)換， 恢復(fù)電路214產(chǎn)生一個(gè)低邏輯電壓RESEP脈沖以快速(briefly)激活驅(qū) 動(dòng)電路215和任何其它驅(qū)動(dòng)電路。因?yàn)榭焖偌せ铗?qū)動(dòng)電路，所以節(jié)點(diǎn)"n" 因?yàn)轵?qū)動(dòng)電路將覆蓋電路210的延遲而迅速返回至Vdd電壓水平。狀態(tài)保 持電路208被禁止，導(dǎo)致信號(hào)HOLD4皮驅(qū)動(dòng)到邏輯高電壓水平。因此， 感應(yīng)節(jié)點(diǎn)"n"的電壓水平再次控制信號(hào)PWR—OK的狀態(tài)。圖6示出了 一個(gè)根據(jù)本發(fā)明 一個(gè)實(shí)施例的啟動(dòng)電路300的詳細(xì)電路示 意圖。圖6的啟動(dòng)電路300與圖5的啟動(dòng)電路200是相似的，但進(jìn)一步描 述了狀態(tài)保持電路208、感應(yīng)電路210、延遲電路212、恢復(fù)電路214和輸 出覆蓋電^各216的電路實(shí)例。圖6中相同編號(hào)的元件對(duì)應(yīng)于圖5中相同編 號(hào)的元件。啟動(dòng)電路300的分壓器電路206包括一個(gè)耦合在二極管連接式 晶體管204和Vss功率干線之間的單個(gè)電阻器。在目前示出的實(shí)施例中， 3輸入NOR門(mén)302產(chǎn)生信號(hào)POWER—SAVE*,其接收3個(gè)省電控制信號(hào) 睡眠信號(hào)SLEEP、低功耗信號(hào)PWRDN和功率監(jiān)控信號(hào)PWRMNTR。這3個(gè)省電控制輸入在對(duì)啟動(dòng)電路的影響方式上是相同的，但是它們是由芯片上功能獨(dú)立的模塊產(chǎn)生的。待機(jī)模式控制模塊產(chǎn)生SLEEP (睡眠)信號(hào)。 低功耗控制模塊產(chǎn)生PWRDN信號(hào)?？刂颇K產(chǎn)生PWRMNTR信號(hào)，該 控制模塊將在常規(guī)運(yùn)行模式使能或禁止該啟動(dòng)電路以開(kāi)啟Vdd監(jiān)控或禁 止Vdd監(jiān)控電路并節(jié)約功率。在啟動(dòng)電路的另一些可選擇的實(shí)施例中，依 據(jù)有效控制和芯片的所需功能，可以省略一些省電控制信號(hào)。連接到晶體 管202的柵極端的反相器304把信號(hào)POWER—SAVE^^反相以產(chǎn)生信號(hào) POWER—SAVE 。狀態(tài)保持電路208包括NAND門(mén)308、反相器310、 312和314的串 聯(lián)鏈、和一個(gè)反相器316，該反相器把NAND門(mén)308的輸出反相以驅(qū)動(dòng)信 號(hào)HOLD*?？梢哉J(rèn)為反相器304、 318、 320、 322、 324是狀態(tài)保持電路 208的一部分。在本實(shí)例中，狀態(tài)保持電路208作為上升沿延遲電路來(lái)實(shí) 施。該電路傳遞POWER—SAVEM言號(hào)的轉(zhuǎn)換POWER—SAVE的一個(gè)下降 沿相對(duì)迅速的傳輸至HOLDM言號(hào)(僅由NAND308和反相器316進(jìn)行延 遲)，同時(shí)在反相器304、 318、 320、 322、 324、 310、 312和314的鏈產(chǎn) 生一個(gè)延遲后傳輸上升沿。由于RESETM言號(hào)復(fù)位該電路需要時(shí)間，所以 該延遲是優(yōu)選的。在允許節(jié)點(diǎn)"n"的信號(hào)通過(guò)PWR—OK輸出端之前， NAND門(mén)340在該電路從省電沖莫式恢復(fù)時(shí)應(yīng)該保持PWR—OK信號(hào)在高電 壓水平?；謴?fù)電路214包括反相器318、320、322和324的串聯(lián)鏈及NAND 門(mén)326,構(gòu)建該電路以產(chǎn)生一個(gè)邏輯低電壓水平脈沖RESE，信號(hào)。在本 實(shí)例中，恢復(fù)電路214作為一個(gè)邊沿4企測(cè)器實(shí)現(xiàn)。用反相器328構(gòu)建感應(yīng) 電路，其輸入端連接到內(nèi)部感應(yīng)節(jié)點(diǎn)"n",且輸出端連接到延遲電路，該 延遲電路包括反相器330和332,及電容器元件334、 336和338。優(yōu)選的，反相器328具有一個(gè)互補(bǔ)的晶體管對(duì)，其中相對(duì)于形成于相 同芯片上的常規(guī)反相器而言，p-溝道晶體管具有一個(gè)標(biāo)準(zhǔn)p_溝道閾值， 然而相對(duì)于形成于相同芯片上的常規(guī)反相器而言，n-溝道晶體管具有一 個(gè)較高閾值，以使該邏輯閾值高于具有標(biāo)準(zhǔn)閾值的常規(guī)反相器。優(yōu)選的， 反相器330具有一個(gè)高閾值p-溝道晶體管和一個(gè)標(biāo)準(zhǔn)閾值n-溝道晶體 管以使邏輯閾值轉(zhuǎn)換(shift)。優(yōu)選的，反相器332被構(gòu)建成一個(gè)常規(guī)反相 器?？蛇x的，反相器328和330中的一個(gè)或兩者可以是常規(guī)反相器，或其 具有的晶體管的尺寸使得內(nèi)部感應(yīng)節(jié)點(diǎn)"n，，處的預(yù)設(shè)電壓水平被正確感 應(yīng)并以 一個(gè)預(yù)設(shè)時(shí)間延遲進(jìn)行傳輸?shù)姆聪嗥?。但在?一個(gè)可選實(shí)施例中，可用一個(gè)差分輸入比較器來(lái)替代反相器328以提高預(yù)設(shè)電壓水平感應(yīng)的精 確性和穩(wěn)定性。下面詳細(xì)描述一個(gè)差分輸入比較器。反相器332的輸出端驅(qū)動(dòng)輸出覆蓋電路216的一個(gè)輸入端，其在圖6 的實(shí)施例中被構(gòu)建為NAND門(mén)340。 NAND門(mén)340的第二個(gè)輸入接受產(chǎn)生 于狀態(tài)保持電路208的信號(hào)HOLD*。最好包括電容器334、 336和338以 使它們所連接的節(jié)點(diǎn)相對(duì)不受串?dāng)_和噪聲引起的電壓水平變化的影響。電 容器優(yōu)選為源端和漏端連接在一起的MOS晶體管?？蛇x的，該電容器可 以是有效提供足夠電容的任何結(jié)構(gòu)，例如MEM結(jié)構(gòu)和運(yùn)行分別接近電源 (Vdd)或地(Vss)干線的金屬線。先前圖5中晶體管215所示的驅(qū)動(dòng)電路，現(xiàn)在在圖6中展示為一組晶 體管215、 344和346。驅(qū)動(dòng)晶體管215和346響應(yīng)脈沖信號(hào)RESET*,提 高反相器328和332輸入端的電壓水平；而驅(qū)動(dòng)晶體管344響應(yīng)脈沖信號(hào) RESEP的反相相位，降低反相器330輸入端的電壓水平。參考圖7中時(shí)序圖，供電監(jiān)控電路300的運(yùn)行如下。圖7的時(shí)序圖描 述了簡(jiǎn)略的信號(hào)轉(zhuǎn)換，未必表示信號(hào)間的實(shí)際時(shí)間關(guān)系。當(dāng)在tO時(shí)刻電源 打開(kāi)時(shí)，電源電壓Vdd開(kāi)始上升，節(jié)點(diǎn)"n"處的電壓將跟蹤Vdd。保持 信號(hào)POWER—SAVE在邏輯低電壓水平以保持耦合晶體管202被打開(kāi)?，F(xiàn) 在假設(shè)，在時(shí)刻tl電源電壓Vdd達(dá)到適合電路運(yùn)行的必要最小值，導(dǎo)致 內(nèi)部感應(yīng)節(jié)點(diǎn)"n"處的電壓水平達(dá)到對(duì)應(yīng)于電源電壓的臨界電位的預(yù)設(shè) 電壓水平。這將觸發(fā)反相器328改變狀態(tài)并驅(qū)動(dòng)反相器330的輸入端至低 電壓水平。該低電壓中間信號(hào)將通過(guò)延遲反相器330和332傳播，并將到 達(dá)NAND門(mén)340的輸入端以在時(shí)刻t2改變信號(hào)PWR一OK到邏輯高電壓水 平。同時(shí)，通過(guò)狀態(tài)保持電路208和恢復(fù)電路214, POWER—SAVE的低 電壓水平和信號(hào)POWER—SAVEf的高電壓水平將分別保持信號(hào)HOLX^和 RESET^處于邏輯高電壓水平。在t3時(shí)刻進(jìn)入省電模式時(shí)，信號(hào)POWER—SAVE將一皮驅(qū)動(dòng)至一個(gè)邏輯 高電壓水平，關(guān)閉晶體管202并驅(qū)動(dòng)信號(hào)HOLD+至邏輯低電壓水平，通 過(guò)迫使NAND門(mén)340的輸出PWR—OK為邏輯高電壓水平來(lái)覆蓋NAND門(mén) 340，而不管內(nèi)部感應(yīng)節(jié)點(diǎn)"n"處的電壓水平。晶體管202關(guān)閉，最后節(jié) 點(diǎn)"n，，向地或Vss電位放電。注意到，在節(jié)點(diǎn)"n"的下降電壓水平能夠 導(dǎo)致反相器332驅(qū)動(dòng)NAND門(mén)340的輸入端至邏輯高電壓水平之前，將信 號(hào)HOLD、驅(qū)動(dòng)到邏輯低電壓水平。因此，維持信號(hào)PWR—OK在高電壓水平。注意到，POWER—SAVE信號(hào)電壓水平從^氐到高的轉(zhuǎn)換對(duì)恢復(fù)電路214 沒(méi)有影響。在t4時(shí)刻退出省電模式，信號(hào)POWER_SAVE被驅(qū)動(dòng)返回至邏輯低電 壓水平，導(dǎo)致?tīng)顟B(tài)保持電路208驅(qū)動(dòng)HOLDM言號(hào)至高電壓水平，以致 NAND門(mén)340將傳輸來(lái)自?xún)?nèi)部感應(yīng)節(jié)點(diǎn)"n"的信號(hào)。信號(hào)POWER—SAVE 的電壓水平從邏輯高到邏輯低的轉(zhuǎn)換強(qiáng)制恢復(fù)電路214產(chǎn)生一個(gè)低電壓 RESET"永沖以快速打開(kāi)由驅(qū)動(dòng)晶體管215、 344和346組成的驅(qū)動(dòng)電路。 這樣內(nèi)部感應(yīng)節(jié)點(diǎn)"n"的電壓水平就快速恢復(fù)，并再次指示至少等于或 高于所需最低電壓水平的Vdd電源電壓水平。因此，現(xiàn)在示出的啟動(dòng)電路實(shí)施例在省電才莫式期間維持PWR—OK信 號(hào)于活動(dòng)電壓水平，同時(shí)減少功率消耗。本領(lǐng)域技術(shù)人員應(yīng)了解，上述電 路的結(jié)構(gòu)和信號(hào)的邏輯電壓水平可加以改變以在不背離本發(fā)明的范圍下 獲得相同所需效果。而且，本領(lǐng)域技術(shù)人員應(yīng)了解，狀態(tài)保持電路208、 恢復(fù)電路214和延遲電路中反相器元件的數(shù)量可被選擇以獲得任意所需延 遲量。雖然在圖6的啟動(dòng)電路實(shí)施例中輸出覆蓋電路216被構(gòu)建成了 NAND門(mén)340，但本領(lǐng)域技術(shù)人員應(yīng)了解，可以應(yīng)用不同類(lèi)型的電路以獲 得相同效果。圖8是描述輸出覆蓋電路216的一可選實(shí)施例的電路示意圖，該可選 實(shí)施例可被應(yīng)用于例如圖6的啟動(dòng)電路實(shí)施例中。圖8的覆蓋電路216是 一個(gè)傳輸門(mén)220和一個(gè)p—溝道上拉晶體管222的簡(jiǎn)單組合，其中該傳輸 門(mén)220具有一個(gè)接收?qǐng)D6中反相器332輸出的輸入端"a"和一個(gè)輸出端 PWR_OK，該晶體管222耦合活動(dòng)標(biāo)記輸出PWR—OK至Vdd電源或干線。 上拉晶體管222的漏端連接到PWR—OK,柵極端接收信號(hào)HOLD*。信號(hào) HOLD+也連接到傳輸門(mén)220的n-溝道晶體管的柵極端。反相器224輸出 端的反向的HOLDM言號(hào)驅(qū)動(dòng)傳輸門(mén)220的p-溝道晶體管的柵極端。當(dāng) HOLDM言號(hào)被驅(qū)動(dòng)為低電壓水平，傳輸門(mén)220把信號(hào)PWR—OK從感應(yīng)節(jié) 點(diǎn)"n"解耦，同時(shí)上拉晶體管222打開(kāi)以保持PWRJ3K為高電壓水平。 在另一可選實(shí)施例中，可以應(yīng)用一個(gè)2選1的復(fù)用器(2-to-l multiplexor), 其中第一輸入端可以是節(jié)點(diǎn)"a",第二個(gè)輸入端可以連接到一個(gè)上拉晶體管，HOLDM言號(hào)作為輸入選擇信號(hào)。圖9是根據(jù)本發(fā)明另一個(gè)實(shí)施例的啟動(dòng)電路示意圖。電路400類(lèi)似于 圖6的電路300,其中相同編號(hào)的元件先前在圖6已經(jīng)進(jìn)行了描述，但是包括一些變化。更具體的，現(xiàn)在啟動(dòng)電路400被構(gòu)建接收兩個(gè)低功耗信號(hào)， 土要疋fe百民化了 bLtiir 7FnJ^叨壽H5萬(wàn)rWKlJJN。
電阻奮凡1牛2UOa 1乂替了二極管連接式晶體管204,感應(yīng)電路404代替了反相器328以感應(yīng)節(jié)點(diǎn)"n" 處的電壓水平。如上所述，具有電阻器206a的優(yōu)點(diǎn)在于獲得準(zhǔn)確穩(wěn)定的 運(yùn)行。感應(yīng)電路404接收來(lái)自NOR門(mén)302的POWER-SAVEM言號(hào)和經(jīng)過(guò) 反相器408的PWR—OK的^^_饋，以使感應(yīng)電路進(jìn)入低功率運(yùn)行模式。參 考圖10對(duì)感應(yīng)電路404的細(xì)節(jié)進(jìn)行進(jìn)一步描述。圖10是圖9所示感應(yīng)電路404的電路示意圖。根據(jù)本發(fā)明的一個(gè)實(shí) 施例感應(yīng)電路404包括一個(gè)差分放大器電路和功率控制電路。感應(yīng)電路404 可以在3個(gè)模式之一中運(yùn)行。第一個(gè)是常規(guī)模式，第二個(gè)是低功率模式， 第三個(gè)是禁止模式。該差分型電路提供優(yōu)于圖6所示的基于簡(jiǎn)單反相器的 感應(yīng)電路的改進(jìn)的精確度和穩(wěn)定性。該差分放大器包括以電流鏡構(gòu)造排列的p-溝道晶體管420和422,和 n-溝道輸入晶體管424和426。輸入晶體管424接收參考電壓VREF,而輸 入晶體管426被耦合到節(jié)點(diǎn)"n"。連接在一起的晶體管422和426的漏端 驅(qū)動(dòng)輸出端OUT,該輸出端連接到圖9中反相器330的輸入端。電流源電路由連接到晶體管424和426源端的兩個(gè)可選的zzz平行電 流路徑分支，和一個(gè)偏電壓電路組成。第一個(gè)電流路徑包括在晶體管424 和426的源端及Vss之間串聯(lián)連接的n-溝道晶體管428和430。而第二 個(gè)電流路徑包括在晶體管424和426的源端及Vss之間串聯(lián)連接的n -溝 道晶體管432和434。晶體管428和432在它們的柵極端接收一個(gè)偏壓 VBIAS，而晶體管430和434分別4妄收信號(hào)PWR—OK承和POWER-SAVE*, 其中PWR—OK^是由圖6中反相器408反相PWR—OK而得。在本實(shí)施例 中，晶體管430作為電流禁止裝置工作，用于禁止經(jīng)過(guò)晶體管428和430 的電流路徑。類(lèi)似的，晶體管434作為電流禁止裝置工作，用于禁止通過(guò) 晶體管432和434的電流路徑。偏壓電路包括串聯(lián)連接在Vdd和Vss功率 干線的p-溝道晶體管436和n-溝道晶體管438和440。晶體管438是二 極管連接式，而晶體管440的柵極端連接至Vdd功率干線。晶體管436的 漏端連接到晶體管428和432的柵極端以選擇其中的電流路徑。功率控制電路包括NOR門(mén)442、 n -溝道晶體管444、反相器446和p -溝道晶體管448。 NOR門(mén)452在它的輸入端接收信號(hào)POWER-SAVE氺和 PWR—OK*,它的輸出端連4妄到晶體管436和444的4冊(cè)才及端，和驅(qū)動(dòng)晶體管448的柵極端的反相器446的輸入端。在本實(shí)施例中，NOR門(mén)442和晶 體管444的電路組合構(gòu)成電流禁止裝置，用于禁止通過(guò)晶體管436、 438 和440的電流路徑?，F(xiàn)在描述感應(yīng)電路404的常規(guī)低功率模式和禁止模式。在裝置開(kāi)始啟 動(dòng)時(shí)，假設(shè)信號(hào)POWER—SAVE*和PWR—OK^均在邏輯高電位以保持晶 體管430和434打開(kāi)，輸出信號(hào)OUT在邏輯低電位。因此，電流源電路 的兩個(gè)分支(晶體管430和434)被打開(kāi)，以增加電流消耗為代價(jià)將感應(yīng) 速度最大化。在信號(hào)POWER—SAVE*和PWR—OK^均處于邏輯高電位情 況下，NOR門(mén)442的邏輯低電壓輸出打開(kāi)晶體管436并使晶體管444和 448保持關(guān)閉。最后，節(jié)點(diǎn)"n"上升到臨界電壓水平，OUT將升至邏輯 高電壓水平。在圖9中，信號(hào)PWR—OK將從邏輯低電位變至邏輯高電位， 以指示Vdd電壓水平已經(jīng)達(dá)到所需最小電壓水平。因此，PWR—OKN尋變 為邏輯低電壓水平以關(guān)閉晶體管430并禁止第一個(gè)電流路徑?，F(xiàn)在認(rèn)為 Vdd是穩(wěn)定的，不再需要用于Vdd監(jiān)控運(yùn)行模式的快速電路反應(yīng)，電流消 耗量因而減小。因此，由于PWR—OK信號(hào)的反々貴，感應(yīng)電路404自己進(jìn) 入一個(gè)低功率監(jiān)控模式。假設(shè)電路目前運(yùn)行于Vdd低功率監(jiān)控模式，轉(zhuǎn)換到省電模式將在感應(yīng) 電路404中更節(jié)約功率。在省電模式，POWER—SAVE"皮設(shè)置為低電壓水 平。這將關(guān)閉晶體管434,且經(jīng)過(guò)NOR門(mén)442關(guān)閉晶體管436并打開(kāi)晶體 管444和448。然后晶體管444關(guān)閉晶體管428和432，同時(shí)晶體管448 關(guān)閉晶體管420和422。雖然節(jié)點(diǎn)OUT浮動(dòng)(float),但因?yàn)樵谑‰姏_莫式 時(shí)狀態(tài)保持電路208保持信號(hào)PWR—OK處于邏輯高電壓水平，所以O(shè)UT 的電壓水平就不重要了?？蛇x的，可應(yīng)用另一個(gè)p-溝道晶體管以在禁止 模式拉升節(jié)點(diǎn)OUT至Vdd電壓水平，該p_溝道晶體管源端連接至Vdd 功率干線，漏端連接至節(jié)點(diǎn)OUT,柵極端連接至晶體管448的柵極端。另 一個(gè)可選方案可以是一個(gè)n-溝道晶體管以在禁止模式拉低節(jié)點(diǎn)OUT至 Vss電壓水平，該n-溝道晶體管的源端連接至Vss干線，漏端連接至節(jié) 點(diǎn)OUT，柵極端連接至NOR門(mén)442的輸出端。依據(jù)禁止模式中OUT狀 態(tài)的特定需求其它的修改也是可能的。感應(yīng)電路404的一個(gè)優(yōu)點(diǎn)在于其用于構(gòu)建常規(guī)和低功率監(jiān)控模式的晶 體管數(shù)量最小。如圖2先前所示，現(xiàn)有技術(shù)中構(gòu)建的類(lèi)似電路包括雙重差 分放大器電路。相反的，感應(yīng)電路404應(yīng)用一個(gè)單差分放大器電路，其具有一個(gè)電流源電路，可可選擇性地控制可用于節(jié)省硅面積的差分放大器電 路所用的電流量為進(jìn)一步描述圖10所示的可選擇性電流源電路技術(shù)提供的節(jié)約硅面 積的優(yōu)點(diǎn)，已將圖2的現(xiàn)有比較器電路修改為如圖11所示，以用單個(gè)差 分放大器電路來(lái)運(yùn)行。圖11是一個(gè)低功率比較器電路的電路示意圖，設(shè)計(jì)該電路以在低功率消耗模式和高速運(yùn)行模式之間有選擇性的運(yùn)行。比較器電路500包括一 個(gè)差分放大器電路，該電路由以電流鏡結(jié)構(gòu)排列的p-溝道晶體管502和 504、 n-溝道輸入晶體管506和508、和n -溝道電流源晶體管510和512 組成。將由傳輸門(mén)516和下拉晶體管518組成的低功率邏輯電路包括進(jìn)控 制晶體管510。晶體管504和508的共同端子連接到節(jié)點(diǎn)VOUT,晶體管 506的柵極端連接到參考電壓VREF,晶體管512的柵極端連接到偏壓 VBIAS。晶體管510的柵極端通過(guò)受控于互補(bǔ)信號(hào)SLEEP和SLEEP"勺傳 輸門(mén)516有選擇性的連接到VBIAS。晶體管510的柵極端通過(guò)其柵極端連 接至信號(hào)SLEEP的n-溝道下拉晶體管518進(jìn)而耦合到地。偏壓產(chǎn)生器電 路產(chǎn)生VBIAS，該電路包括串聯(lián)連接在功率干線Vdd和Vss之間的p-溝 道晶體管520和二極管連接式n-溝道晶體管522。在本實(shí)施例中，優(yōu)選 電流源晶體管512的尺寸以比晶體管510汲取更少的電流。但是晶體管510 和512可以根據(jù)電路特點(diǎn)的需要以不同方式選擇其尺寸。電流源中的電流值和電流鏡的尺寸比例決定比較器電路500的響應(yīng)時(shí) 間。在快速模式，比較器電路500需要一個(gè)相對(duì)大的電流以獲得一個(gè)快速 響應(yīng)時(shí)間。例如，在快速運(yùn)行模式，晶體管510和512均^皮打開(kāi)，而SLEEP 信號(hào)處于邏輯低電壓水平。但是在睡眠模式，當(dāng)SLEEP信號(hào)被設(shè)置為邏 輯高電壓水平，禁止晶體管510能夠減小運(yùn)行電流。這是由通過(guò)SLEEP 信號(hào)的邏輯高電壓水平關(guān)閉傳輸門(mén)516并激活下拉晶體管518而獲得的。 在省電模式，狀態(tài)的快速變化未必關(guān)鍵，但是比較功能必須保持。本領(lǐng)域的任一技術(shù)人員可清楚地看到，圖11的比較器電路500具有 的優(yōu)點(diǎn)之一，是能夠使用差分放大器電路以在常規(guī)和睡眠模式下產(chǎn)生信號(hào) VOUT,進(jìn)一步節(jié)省相當(dāng)數(shù)量的半導(dǎo)體面積。圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施例的可選比較器電路的電路示意圖。 比較器電路600不同于圖11的比較器電路500,尤其是激活晶體管510和 512之一的構(gòu)造上。更具體言之，該功率控制電路進(jìn)一步包括用于選擇性地耦合VBIAS到晶體管512柵極端的傳輸門(mén)602、和連接到晶體管512柵 極端的下拉晶體管604。當(dāng)SLEEP信號(hào)處于邏輯低電壓水平時(shí)，傳輸門(mén) 602自晶體管512斷開(kāi)VBIAS (對(duì)應(yīng)于常規(guī)運(yùn)行模式)；當(dāng)信號(hào)SLEEP處 于邏輯低電壓水平時(shí)，通過(guò)信號(hào)SLEEP^^打開(kāi)下拉晶體管604。而且，晶 體管510和512能夠被設(shè)定尺寸以?xún)?yōu)化常規(guī)運(yùn)行模式和睡眠運(yùn)行模式下的 速度和功率消耗。上述的啟動(dòng)電路100、 200、 300和400是能夠在省電運(yùn)行才莫式下有選 擇的關(guān)閉分壓器電路從而節(jié)約大量直流功率的電路的例子。所有啟動(dòng)電路 實(shí)施例的共同特點(diǎn)是，通過(guò)切斷Vdd和Vss功率干線間的經(jīng)過(guò)分壓器的電 流路徑來(lái)節(jié)約功率，但是維持芯片剩余電路的活動(dòng)電壓水平PWR一OK信 號(hào)?？梢杂羞x擇性的禁止分壓器電路，可以包括一個(gè)可選的恢復(fù)電路以在 退出省電模式回到常規(guī)模式時(shí)將啟動(dòng)電路節(jié)點(diǎn)驅(qū)動(dòng)至它們的原始電位。圖9、 10和11所示的可選電流源電路技術(shù)可應(yīng)用于多模式比較器電 路以在省電運(yùn)行模式進(jìn)一步減少功率消耗，同時(shí)最小化構(gòu)建多模式功能所 需的晶體管元件的數(shù)量。上述低功率啟動(dòng)電路技術(shù)可應(yīng)用于存儲(chǔ)裝置，例如DRAM、嵌入式 DRAM、 SRAM、嵌入式SRAM、 Flash和具有在低功率消耗模式下可運(yùn)行 的電路的其它非揮發(fā)性存儲(chǔ)器。而且，非存儲(chǔ)裝置例如微控制器、微處理 器和具有任一低功率模式類(lèi)型的電路系統(tǒng)和IP模塊，能夠應(yīng)用上述啟動(dòng) 電路技術(shù)。本發(fā)明的上述實(shí)施例僅作為例子。本領(lǐng)域的技術(shù)人員可以在不背離本 文隨附的權(quán)利要求限定的發(fā)明保護(hù)范圍的情況下，變更、修改和變化特定 實(shí)施例。
權(quán)利要求
1.一種啟動(dòng)電路包括功率檢測(cè)器電路，其用于計(jì)算電源電壓水平并產(chǎn)生輸出信號(hào)指示所述電源電壓水平至少處于預(yù)設(shè)電壓水平，所述功率檢測(cè)器電路至少具有一個(gè)可在低功率運(yùn)行模式被選擇性地禁止的電流路徑；控制電路，其用于維持所述啟動(dòng)輸出信號(hào)的值，同時(shí)至少一個(gè)電流路徑被禁止。
2. 如權(quán)利要求1所述的啟動(dòng)電路，其中至少一個(gè)電流路徑包括耦合在 電源電壓水平和地之間的分壓器電路，所述分壓器電路具有感應(yīng)節(jié)點(diǎn)耦合 至所述輸出信號(hào)。
3. 如權(quán)利要求1所述的啟動(dòng)電路，其中所述功率檢測(cè)電路進(jìn)一步包括 延遲電路，其用于響應(yīng)感應(yīng)節(jié)點(diǎn)達(dá)到所述預(yù)設(shè)電壓水平延遲所述輸出信號(hào) 的產(chǎn)生。
4. 如權(quán)利要求1所述的啟動(dòng)電路，其中所述輸出控制電路包括鎖存電路。
5. 如權(quán)利要求2所述的啟動(dòng)電路，其中所述輸出控制電路包括 邏輯門(mén)，其用于提供所述輸出信號(hào)，所述邏輯門(mén)響應(yīng)保持信號(hào)保存所述輸出信號(hào)；狀態(tài)保持電路，其用于在所述低功率運(yùn)行模式下產(chǎn)生所述保持信號(hào)。
6. 如權(quán)利要求5所述的啟動(dòng)電路，其中所述狀態(tài)保持電路在所述低功 率運(yùn)行模式接收省電信號(hào)。
7. 如權(quán)利要求6所述的啟動(dòng)電路，其中所述功率檢測(cè)器電路包括感應(yīng) 電路，其用于感應(yīng)所述感應(yīng)節(jié)點(diǎn)的所述預(yù)設(shè)電壓水平。
8. 如權(quán)利要求7所述的啟動(dòng)電路，其中所述感應(yīng)電路包括耦合至電流 源電路的差分感應(yīng)放大器電路，用于選擇經(jīng)過(guò)所述差分感應(yīng)放大器電路的 電流，所述電流源電路響應(yīng)所述低功率運(yùn)行模式而被有選擇性的禁止。
9. 如權(quán)利要求2所述的啟動(dòng)電路，進(jìn)一步包括恢復(fù)電路，其用于通過(guò) 驅(qū)動(dòng)至少 一個(gè)耦合在所述電源電壓水平和所述感應(yīng)節(jié)點(diǎn)之間的驅(qū)動(dòng)電路 來(lái)復(fù)位所述感應(yīng)節(jié)點(diǎn)。
10. —種啟動(dòng)電3各，包括分壓器，其耦合至電源電壓水平且具有感應(yīng)節(jié)點(diǎn)，所述感應(yīng)節(jié)點(diǎn)跟蹤所述電源電壓水平；感應(yīng)電路，其用于感應(yīng)所述感應(yīng)節(jié)點(diǎn)的電壓水平，并產(chǎn)生對(duì)應(yīng)于處于高于和低于預(yù)設(shè)電壓水平之一 的所述感應(yīng)節(jié)點(diǎn)的中間信號(hào)； 輸出電路，其用于響應(yīng)所述中間信號(hào)產(chǎn)生輸出信號(hào)； 電流禁止裝置，其用于在低功率運(yùn)行模式切斷所述分壓器和所述感應(yīng)電路中至少一個(gè)的電流路徑；和狀態(tài)保持電路，其用于保存所述輸出信號(hào)的值，同時(shí)所述電流禁止裝置禁止所述電流路徑。
11. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述電流路徑響應(yīng)3個(gè)低功 率模式信號(hào)中的至少一個(gè)而被禁止。
12. 如權(quán)利要求11所述的啟動(dòng)電路，其中所述3個(gè)低功率模式信號(hào)包 括睡眠信號(hào)、低功耗信號(hào)和功率監(jiān)控信號(hào)。
13. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述輸出信號(hào)被反饋以用于 禁止所述分壓器中的電流路徑。
14. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述輸出信號(hào)被反饋以用于 禁止所述感應(yīng)電路中的電流路徑。
15. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述輸出電路包括鎖存器以 鎖存所述輸出信號(hào)。
16. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述分壓器包括串聯(lián)連接在 所述電源電壓水平和地之間的所述電流禁止裝置和電阻器裝置，所述電阻 器裝置包括所述感應(yīng)節(jié)點(diǎn)。
17. 如權(quán)利要求16所述的啟動(dòng)電路，其中所述電阻器裝置包括連接于 所述電流禁止裝置和所述感應(yīng)節(jié)點(diǎn)之間的二極管連接式晶體管，和連接于 所述感應(yīng)節(jié)點(diǎn)和地之間的電阻器。
18. 如權(quán)利要求16所述的啟動(dòng)電路，其中所述電流禁止裝置包括晶體 管，其用于在所述低功率運(yùn)行模式自所述電阻器裝置解耦所述電源電壓水 平。
19. 如權(quán)利要求IO所述的啟動(dòng)電路，其中所述感應(yīng)電路包括反相器。
20. 如權(quán)利要求10所述的啟動(dòng)電路，其中所述感應(yīng)電路包括 差分放大器，其用于比較所述感應(yīng)節(jié)點(diǎn)與參考電壓，并產(chǎn)生所述中間信號(hào)^ 和電流源電路，其用于選擇通過(guò)所述差分放大器的電流，所述電流源電路可在常規(guī)運(yùn)行模式和所述低功率運(yùn)行模式之間運(yùn)行。
21. 如權(quán)利要求20所述的啟動(dòng)電路，其中所述電流源包括可在常規(guī)運(yùn) 行模式下使能的第 一 電流分支和第二電流分支，所述第 一電流分支包括所 述電流禁止裝置以在所述低功率運(yùn)行模式下禁止通過(guò)所述第一電流分支 的電流路徑。
22. 如權(quán)利要求21所述的啟動(dòng)電路，其中所述輸出信號(hào)被反饋至所述 電流源電路以禁止所述第二電流分支。
23. 如權(quán)利要求21所述的啟動(dòng)電路,其中所述電流源包括偏壓電路， 其用于為所述第一電流分支和所述第二電流分支中的每一個(gè)提供偏壓，所 述偏壓電路包括所述電流禁止裝置，所述電流禁止裝置用于在所述低功率 運(yùn)行模式下禁止通過(guò)所述偏壓電路的電流路徑。
全文摘要
本發(fā)明涉及一種啟動(dòng)電路，其在省電模式下減小功率消耗，且該電路能夠保持一個(gè)指示電源電壓正常的活動(dòng)標(biāo)記信號(hào)。其實(shí)現(xiàn)方式是通過(guò)在省電模式下關(guān)閉啟動(dòng)電路，并使用一個(gè)狀態(tài)保持電路用于響應(yīng)低功耗信號(hào)以維持活動(dòng)標(biāo)記信號(hào)。該狀態(tài)保持電路響應(yīng)該啟動(dòng)電路的一個(gè)內(nèi)部節(jié)點(diǎn)以在該內(nèi)部節(jié)點(diǎn)已達(dá)到一個(gè)預(yù)設(shè)電壓水平時(shí)產(chǎn)生該活動(dòng)標(biāo)記信號(hào)。該低功耗信號(hào)可以是一個(gè)睡眠模式信號(hào)和一個(gè)深度低功耗信號(hào)中的一個(gè)或兩個(gè)。該狀態(tài)保持電路包括一個(gè)覆蓋電路用于在省電模式維持該活動(dòng)標(biāo)記信號(hào)，和一個(gè)恢復(fù)電路用于當(dāng)退出省電模式時(shí)快速?gòu)?fù)位啟動(dòng)電路內(nèi)部節(jié)點(diǎn)中的至少一個(gè)。
文檔編號(hào)G06F1/32GK101278459SQ200680036392
公開(kāi)日2008年10月1日 申請(qǐng)日期2006年8月18日 優(yōu)先權(quán)日2005年9月30日
發(fā)明者P·佛蘭森科, 潘弘柏 申請(qǐng)人:莫塞德技術(shù)公司