專(zhuān)利名稱(chēng):電子電路仿真和n-端口系統(tǒng)的方法
技術(shù)領(lǐng)域:
本發(fā)明大體上涉及仿真,具體地說(shuō),本發(fā)明涉及對(duì)大型復(fù)雜系統(tǒng)的精確波形級(jí)別的計(jì)算機(jī)仿真。
背景技術(shù):
利用計(jì)算機(jī)系統(tǒng)可以執(zhí)行仿真操作,從而使設(shè)計(jì)者或開(kāi)發(fā)者能夠在將設(shè)計(jì)投入生產(chǎn)之前對(duì)其進(jìn)行測(cè)試。例如,設(shè)計(jì)者可使用計(jì)算機(jī)應(yīng)用程序建立復(fù)雜電路。給出特定輸入,該應(yīng)用程序隨后可在特定時(shí)刻仿真電路的輸出。使用該仿真,設(shè)計(jì)者可易于構(gòu)造若干電路原型并對(duì)其進(jìn)行測(cè)試,而無(wú)需實(shí)際建立這些電路。
仿真通常需要大規(guī)模的計(jì)算資源。以廉價(jià)方式提供這些資源的一個(gè)方法是使用并行運(yùn)行的機(jī)器群集。例如,可將若干計(jì)算機(jī)系統(tǒng)聯(lián)網(wǎng)到一起共同對(duì)單一問(wèn)題進(jìn)行解算。并行執(zhí)行這些仿真的一個(gè)難題是如何在這些機(jī)器中分配和協(xié)調(diào)工作。
通常使用集成電路增強(qiáng)型仿真程序(SPICE,Simulation Program WithIntegrated Circuit Emphasis)仿真程序或其衍生物來(lái)執(zhí)行電路仿真。這些仿真程序使用稱(chēng)為“正向稀疏(Direct Sparse)”解決方法的數(shù)值積分。由于電路已變得較大并且由于信號(hào)完整性效應(yīng)已變得更加重要,因此運(yùn)行這些仿真要花費(fèi)驚人的時(shí)間。這些仿真通常涉及電路的瞬態(tài)特性并且需要解決初始值問(wèn)題(Initial Value Problem)。
圖1是利用初始值問(wèn)題確定仿真解算過(guò)程的流程圖。過(guò)程100可用于使用正向稀疏方法確定較大仿真的給定分區(qū)的解算。例如,可將電路仿真分成若干組塊,各個(gè)組塊可由差分代數(shù)方程(DAEs,differentialalgebraic equations)表示。根據(jù)一實(shí)施例,使用改進(jìn)節(jié)點(diǎn)分析(MNA,modified nodal analysis)提供這些DAE。隨后可對(duì)這些方程進(jìn)行簡(jiǎn)化和求解以獲得仿真解算。
過(guò)程100由方塊102開(kāi)始。在方塊104中,提供來(lái)自設(shè)備模型的DAE。例如,DAE的形式可為F(t,y,y·)=0.]]>在方塊106中,將后向差分(BackwardDifference)公式應(yīng)用于DAE以獲得有限差分方程。有限差分方程的形式可為F(tn,yn,yn-yn-1hn)=0.]]>這些方程為非線(xiàn)性代數(shù)方程。
由于非線(xiàn)性方程難以求解并且計(jì)算上花費(fèi)很大,因此在方塊108中,執(zhí)行牛頓-拉弗森(Newton-Raphson,NR)迭代以獲得線(xiàn)性代數(shù)方程。NR迭代的形式為ynm+1=ynm-(∂Fh∂y′+∂F∂y)-1F(tn,ymn,ymn-yn-1hn).]]>隨后在方塊110中,可使用線(xiàn)性系統(tǒng)求解程序?qū)π问綖锳x=b的所得線(xiàn)性代數(shù)方程進(jìn)行求解。
方塊108和110形成一NR回路,可重復(fù)該NR回路直到在方塊110中線(xiàn)性系統(tǒng)求解程序的解算收斂。在方塊112中,確定NR解算是否已收斂。若已收斂,則執(zhí)行方塊114。若解算未收斂,則重復(fù)NR回路,并返回到方塊108。
在方塊114中,若存在需處理的更多的時(shí)步(time step),則過(guò)程100返回到方塊106,且可為新的時(shí)間點(diǎn)確定解算。若不存在更多的時(shí)步,則該過(guò)程結(jié)束于方塊116。此時(shí),已獲得該問(wèn)題的解算。
芯片設(shè)計(jì)的驗(yàn)證需要以不同輸入波形或動(dòng)態(tài)向量來(lái)運(yùn)行許多瞬態(tài)仿真。對(duì)仿真實(shí)施并行可加速仿真。在并行實(shí)施中,通信開(kāi)銷(xiāo)以及通過(guò)通信使計(jì)算同步會(huì)產(chǎn)生瓶頸。由于通信開(kāi)銷(xiāo)和同步計(jì)算所需要的通信,正向稀疏方法在并行實(shí)施中只能提供有限的性能增進(jìn)。過(guò)程100的NR迭代可被并行化。此“方法中的并行”在由整個(gè)電路中任何地方的活動(dòng)(即,變量值的快速變化)所指示的時(shí)標(biāo)處要求整個(gè)電路上的通信同步。
“系統(tǒng)中的并行”已被提出用于電路仿真。在電路仿真文獻(xiàn)中,其亦稱(chēng)為“波形松弛”(waveform relaxation)。此方法允許通過(guò)在子電路間交換全部波形而對(duì)初始值問(wèn)題進(jìn)行并行仿真(瞬時(shí)仿真)。但是,在大多數(shù)實(shí)際電路中,由于強(qiáng)耦合系統(tǒng)中的反饋,所得收斂減速。因此造成的后果是,由于收斂緩慢,并行實(shí)施的有益效果降低,由此需要大量的松弛迭代。為了解決此問(wèn)題,已提出處理局部(在一個(gè)終端上加載)和全局(在許多終端和子電路上)強(qiáng)耦合的獨(dú)立方法。在實(shí)踐中,或者由于各個(gè)分區(qū)變得太大導(dǎo)致不能獲得計(jì)算加載的有效并行化,或者由于通信和同步開(kāi)銷(xiāo)使得該方法不能產(chǎn)生應(yīng)有的效果。因此,需要一種方法,其可減少執(zhí)行并行仿真所需的時(shí)間并且同時(shí)兼顧局部和全局強(qiáng)耦合。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例,提供一種用以執(zhí)行仿真的系統(tǒng)和方法。利用系統(tǒng)中的并行,該方法將較大問(wèn)題分解成若干較小分區(qū)。執(zhí)行一系列迭代,直到在這些分區(qū)之間交換的波形收斂。引入對(duì)強(qiáng)耦合分區(qū)的近似預(yù)檢解算以減少收斂所需的迭代數(shù)量。在仿真發(fā)生之前引入這些近似預(yù)檢解算。一旦波形收斂,則仿真已確定一解算。
舉例說(shuō)明了本發(fā)明的一或多個(gè)實(shí)施例,且非局限于附圖中的圖式,在附圖中,類(lèi)似的參考符號(hào)指示類(lèi)似的元件
圖1是一流程圖,說(shuō)明使用初始值問(wèn)題來(lái)確定仿真解算的過(guò)程;圖2說(shuō)明一計(jì)算機(jī)系統(tǒng),在該計(jì)算機(jī)系統(tǒng)上可實(shí)施本發(fā)明的實(shí)施例;圖3說(shuō)根據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)群集;圖4是一流程圖,描述根據(jù)本發(fā)明一實(shí)施例的用以對(duì)系統(tǒng)進(jìn)行分區(qū)并執(zhí)行仿真的過(guò)程;圖5說(shuō)明一強(qiáng)耦合多端口非線(xiàn)性電路;圖6說(shuō)明根據(jù)本發(fā)明一實(shí)施例的強(qiáng)耦合電路,其包括一近似預(yù)檢解算;圖7說(shuō)明一分解成若干較小分區(qū)的較大分區(qū);圖8說(shuō)明電路700的一個(gè)預(yù)檢器電路,其具有m個(gè)近似分區(qū);圖9說(shuō)明對(duì)若干不同分區(qū)執(zhí)行仿真的若干處理器;圖10說(shuō)明根據(jù)本發(fā)明一實(shí)施例的并行運(yùn)行的若干處理器;圖11說(shuō)明一用于強(qiáng)耦合電路的預(yù)檢器,該強(qiáng)耦合電路類(lèi)似于預(yù)檢器電路600;圖12說(shuō)明一包括許多獨(dú)立分區(qū)的電路,其類(lèi)似于電路800;圖13說(shuō)明一展示雙向局部耦合的電路;圖14說(shuō)明使用標(biāo)準(zhǔn)高斯-賽德?tīng)?Gauss-Seidel)分解的緩慢收斂;圖15說(shuō)明非線(xiàn)性元件G2的近似;圖16說(shuō)明包括非線(xiàn)性元件G2的分段線(xiàn)性近似的電路;圖17是一曲線(xiàn)圖,說(shuō)明電路的加速收斂;圖18說(shuō)明一雙二次濾波電路;圖19說(shuō)明使用高斯-賽德?tīng)柗纸膺M(jìn)行分區(qū)的電路;圖20是一曲線(xiàn)圖,展示使用高斯-賽德?tīng)柗纸獾碾娐贩抡娴氖諗浚粓D21說(shuō)明根據(jù)本發(fā)明一實(shí)施例的來(lái)自電路分解的預(yù)檢器;圖22說(shuō)明根據(jù)本發(fā)明一實(shí)施例而分解的電路的收斂;圖23A說(shuō)明一非線(xiàn)性二維網(wǎng)孔(mesh);圖23B和23C說(shuō)明該網(wǎng)孔的分解圖;圖24說(shuō)明一圖表,其展示來(lái)自電路的全基準(zhǔn)仿真和全階線(xiàn)性近似的瓦狀結(jié)構(gòu)的中心節(jié)點(diǎn)電壓;圖25說(shuō)明近似低階預(yù)檢器響應(yīng)與瓦狀結(jié)構(gòu)中心節(jié)點(diǎn)電壓全基準(zhǔn)系統(tǒng)之間的差;圖26是一曲線(xiàn)圖,其使用以預(yù)檢器為基礎(chǔ)的近似的實(shí)施例展示三個(gè)迭代之后的仿真電壓輸出錯(cuò)誤。
具體實(shí)施例方式
本發(fā)明描述了一種用以仿真電子電路和物理N-端口系統(tǒng)的方法和系統(tǒng)。應(yīng)注意,在此描述中,對(duì)“一個(gè)實(shí)施例”或“一實(shí)施例”的引用表示所提及的特點(diǎn)包括在本發(fā)明的至少一個(gè)實(shí)施例中。此外,在此描述中,對(duì)“一個(gè)實(shí)施例”或“一實(shí)施例”的獨(dú)立引用非必須引用同一實(shí)施例;但是,除非特定陳述或如熟悉此領(lǐng)域的技術(shù)人員自該描述所了解,否則這些實(shí)施例亦非相互排除。例如,在一個(gè)實(shí)施例中所描述的特點(diǎn)、結(jié)構(gòu)、作用等也可包括于其它實(shí)施例中。因此,本發(fā)明可包括本說(shuō)明書(shū)所描述的實(shí)施例的各種組合和/或結(jié)合。
根據(jù)本發(fā)明的一個(gè)實(shí)施例,提供一種用以執(zhí)行仿真的系統(tǒng)和方法。該方法利用系統(tǒng)中并行將較大問(wèn)題分解成若干較小分區(qū)。執(zhí)行一系列迭代,直到在這些分區(qū)之間交換的波形收斂。引入對(duì)強(qiáng)耦合分區(qū)的近似預(yù)檢解算以減少收斂所需的迭代數(shù)量。在仿真開(kāi)始之前引入這些預(yù)檢解算,以減少局部和全局耦合效應(yīng)兩者。一旦波形收斂,仿真則確定一解算。如下文將描述,近似的引入減少了波形收斂所需的計(jì)算時(shí)間的量,并且考慮到局部和全局強(qiáng)耦合兩者。
通常,將較大仿真分成較小分區(qū)是有利的。較小分區(qū)可更易于并行化,由此減少仿真所需的時(shí)間。此外,較小分區(qū)也需要更少的總計(jì)算量。通常,通過(guò)在這些分區(qū)之間交換波形將仿真并行化。波形表示特定分區(qū)的輸出和輸入。一旦處于交換中的波形趨近一共同值,則波形收斂,從而獲得一解算。兩個(gè)分區(qū)之間的強(qiáng)耦合可增加收斂所需的迭代數(shù)量(或這兩個(gè)分區(qū)之間的波形的交換)。
前述實(shí)施只能有效地處理局部強(qiáng)耦合。如使用下文的實(shí)例所展示,在對(duì)各個(gè)分區(qū)的仿真開(kāi)始之前將復(fù)合近似(或“預(yù)檢器”)引入仿真迭代,可大量減少局部和全局耦合效應(yīng)。因此,可使用較小分區(qū),同時(shí)交換波形收斂更為迅速。因此,可大大減少仿真時(shí)間,因?yàn)楦嗟姆謪^(qū)導(dǎo)致更大的并行化,較小分區(qū)需要較少的計(jì)算,而減少?gòu)?qiáng)耦合效應(yīng)的結(jié)果是收斂需要更少的迭代。
盡管將詳盡地論述電路仿真,但是應(yīng)理解,其它仿真也可受益于本說(shuō)明書(shū)中所描述的技術(shù)。例如,可以用聯(lián)網(wǎng)n-端口來(lái)描述生物學(xué)、化學(xué)以及自動(dòng)仿真。n-端口可看作是較大系統(tǒng)的一分區(qū)并且可與其它系統(tǒng)聯(lián)網(wǎng)??墒褂胣-端口來(lái)描述的任何類(lèi)型的系統(tǒng)均可受益于本發(fā)明所揭示的技術(shù)。例如,n-端口可描述如溫度、速率、力、功率等值。目前,例如Verilog AMS等若干仿真標(biāo)準(zhǔn)可使用n-端口來(lái)描述各種系統(tǒng)。
圖2說(shuō)明一可實(shí)施本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)200可以是圖3將描述的較大群集的一分區(qū)。計(jì)算機(jī)系統(tǒng)200包括一總線(xiàn)202,充當(dāng)整個(gè)計(jì)算機(jī)系統(tǒng)200的信息分配通道。處理器204耦接到總線(xiàn)202。處理器204可為任何適用的處理器,包括但非局限于Intel和Motorola所制造的處理器。處理器204還可包括多處理器。存儲(chǔ)器206(memory)也耦接到總線(xiàn)202。存儲(chǔ)器206可包括隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、快閃存儲(chǔ)器等。基本輸入/輸出單元208從例如鍵盤(pán)、鼠標(biāo)等接收輸入,并且輸出到例如顯示器、揚(yáng)聲器等輸出設(shè)備。存貯器210(storage)可包括任何類(lèi)型的永久或瞬態(tài)存貯器,包括磁或光學(xué)存貯器,例如硬盤(pán)驅(qū)動(dòng)器或只讀光盤(pán)存貯器(CD-ROM)。操作系統(tǒng)(OS) 212的副本可儲(chǔ)存在存貯器210上。OS 212包括運(yùn)行計(jì)算機(jī)系統(tǒng)200所必需的軟件,并且可為Unix衍生物,例如Linux等。應(yīng)理解,操作系統(tǒng)212也可為任何其它可利用的操作系統(tǒng),例如Microsoft Windows或Macintosh操作系統(tǒng)。網(wǎng)絡(luò)適配器214經(jīng)由連線(xiàn)216將計(jì)算機(jī)系統(tǒng)200與群集中的其它系統(tǒng)和例如互聯(lián)網(wǎng)(Internet)等其它網(wǎng)絡(luò)連接。應(yīng)理解,計(jì)算機(jī)系統(tǒng)200只是可用于實(shí)施本發(fā)明的計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)例,并且可使用任何其它適合的組態(tài)。
圖3說(shuō)明根據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)300的群集??墒褂脤?duì)等(peer-to-peer)配置通過(guò)中央交換器或路由器302將若干計(jì)算機(jī)系統(tǒng)200聯(lián)網(wǎng)到一起?;蛘撸?lián)網(wǎng)系統(tǒng)300中的一個(gè)計(jì)算機(jī)系統(tǒng)200可作為中央服務(wù)器。使用此實(shí)施將若干廉價(jià)計(jì)算機(jī)系統(tǒng)200聯(lián)網(wǎng)入群集300中以提供強(qiáng)大的系統(tǒng),經(jīng)由該系統(tǒng)可解決并行化的問(wèn)題。
圖4是一流程圖,其描述根據(jù)本發(fā)明一實(shí)施例的用以將包括n-端口或電路的系統(tǒng)劃分為分區(qū)并且執(zhí)行仿真的過(guò)程。過(guò)程400描述了將待仿真的較大系統(tǒng)分成較小分區(qū),這些較小分區(qū)將用于系統(tǒng)中并行方法中。如下文將描述,通過(guò)將整個(gè)系統(tǒng)分成較小組塊,可減小各個(gè)分區(qū)的節(jié)點(diǎn)數(shù)量N,因此,減少了所需的總計(jì)算數(shù)量。所述的計(jì)算包括為了收斂所需要的波形迭代數(shù)量而運(yùn)行每個(gè)分區(qū)的波形仿真。
與較小分區(qū)相比,較大分區(qū),或具有大量未知節(jié)點(diǎn)變量的分區(qū),在波形仿真期間通常需要更多的計(jì)算。對(duì)于大多數(shù)無(wú)信號(hào)完整性效應(yīng)的純數(shù)字電路而言,每個(gè)時(shí)間點(diǎn)的計(jì)算成本與節(jié)點(diǎn)數(shù)量N成比例,粗略地表示為Nα,其中α在1.4到1.6之間變化。但是,當(dāng)包括例如功率網(wǎng)網(wǎng)孔等信號(hào)完整性效應(yīng)時(shí),α可在1.8到2.4之間變化。此外,對(duì)于較大電路,由于總活動(dòng)量更大,因此仿真中時(shí)間點(diǎn)的數(shù)量更大??偠灾?,只要收斂速率和開(kāi)銷(xiāo)不受到負(fù)面影響,這些效應(yīng)則極有利于運(yùn)行較小的分區(qū)。
通常,電路所具有的節(jié)點(diǎn)或變量N越小,每個(gè)時(shí)間點(diǎn)所需要的計(jì)算越少。例如,在α=2的系統(tǒng)中,具有1000個(gè)節(jié)點(diǎn)的分區(qū)在波形中的每個(gè)時(shí)間點(diǎn)將需要~1,000,000個(gè)浮點(diǎn)運(yùn)算。在其它方面,若將1000個(gè)節(jié)點(diǎn)電路分成10個(gè)每個(gè)具有100個(gè)節(jié)點(diǎn)的較小電路,則這些十個(gè)電路中的每一個(gè)在每個(gè)時(shí)間點(diǎn)將只需要~10,000個(gè)浮點(diǎn)運(yùn)算,每個(gè)時(shí)間點(diǎn)共需~100,000個(gè)運(yùn)算。此外,對(duì)于較大電路,由于較高的總活動(dòng)性,因此仿真中的時(shí)間點(diǎn)數(shù)量較大。
強(qiáng)耦合效應(yīng)平衡了將系統(tǒng)分成小而又小的分區(qū)的優(yōu)點(diǎn)。例如,一個(gè)分區(qū)可包括這樣一個(gè)電路其包括特性嚴(yán)重依賴(lài)于該電路中其它元件的特性的元件。若分區(qū)將這些強(qiáng)耦合分區(qū)分開(kāi),則所得仿真通常將需要大量待收斂的波形迭代。因此,由于這些較小分區(qū),所增加的需收斂的迭代的數(shù)量可能會(huì)超過(guò)仿真各個(gè)波形迭代所需的時(shí)間中的減少。如下文將描述,引入使用預(yù)檢器的近似,可減少全局和局部耦合兩者的效應(yīng),從而減小收斂所需的迭代數(shù)量。
過(guò)程400從方塊402開(kāi)始。在方塊404中,將整個(gè)系統(tǒng)初始分區(qū)成子系統(tǒng)。此分區(qū)是根據(jù)由于系統(tǒng)的固有性質(zhì)而產(chǎn)生的弱耦合來(lái)完成。可有效地掃描整個(gè)系統(tǒng)以確定初始分區(qū)的數(shù)量及其仿真次序。選擇這些分區(qū)使其在以固有耦合的次序進(jìn)行仿真時(shí)以相對(duì)較少的迭代而收斂。較大初始分區(qū)是其中強(qiáng)耦合的結(jié)果。如前述,對(duì)于各個(gè)波形仿真,較大分區(qū)需要顯著更多的計(jì)算時(shí)間。較長(zhǎng)的時(shí)間在計(jì)算機(jī)加載中產(chǎn)生不穩(wěn)定性,使并行化受到限制。在方塊406中,識(shí)別需要進(jìn)一步并行化的有序分區(qū)。藉由將在方塊404中產(chǎn)生的分區(qū)測(cè)驗(yàn)為可進(jìn)一步進(jìn)行分區(qū),從而識(shí)別這些分區(qū)。所識(shí)別的分區(qū)為大于理想分區(qū)的強(qiáng)耦合分區(qū)。在方塊408中,引入預(yù)檢器仿真以實(shí)現(xiàn)進(jìn)一步并行化,并且獲得精細(xì)分區(qū)和次序。下文將進(jìn)一步解釋預(yù)檢器及其運(yùn)行,但是預(yù)檢器通常包括將被引入強(qiáng)耦合系統(tǒng)的近似,以提供近似預(yù)檢解算。預(yù)檢器將“預(yù)檢”仿真程序的解算。由于預(yù)檢器在對(duì)這些分區(qū)開(kāi)始仿真之前產(chǎn)生一近似,因此系統(tǒng)減少了局部和全局耦合的效應(yīng),下文將對(duì)其進(jìn)行解釋。
預(yù)檢器確定進(jìn)一步分區(qū)的最佳候選物。在方塊410中,于計(jì)算機(jī)平臺(tái)上以新的次序運(yùn)行細(xì)化分區(qū)仿真(包括預(yù)檢器仿真)。此運(yùn)行為仿真本身的性能??墒褂肧PICE、Verilog AMS或其它仿真應(yīng)用程序來(lái)執(zhí)行仿真。
在方塊412中,監(jiān)視仿真過(guò)程,并且執(zhí)行對(duì)所提議分區(qū)的收斂的測(cè)試。若需要,進(jìn)一步細(xì)化分區(qū)以產(chǎn)生最佳組塊的集合,從而產(chǎn)生最佳仿真。
通常使用n-端口的互連來(lái)描述在例如電路仿真等區(qū)域產(chǎn)生的動(dòng)態(tài)系統(tǒng)仿真。例如Verilog AMS等仿真語(yǔ)言使設(shè)計(jì)者能夠以n-端口的方式分級(jí)地描述較大規(guī)模系統(tǒng)。例如SPICE等電路仿真程序允許以n-端口的方式對(duì)子電路進(jìn)行分級(jí)描述??蓪⑷魏蝞+1終端設(shè)備描述為n-端口子電路。將各個(gè)n-端口內(nèi)部描述為一組微分和代數(shù)方程。端口處的互連導(dǎo)致進(jìn)一步的約束條件,例如基爾霍夫電流定律(KCL)或基爾霍夫電壓定律(KVL)。
圖5說(shuō)明一強(qiáng)耦合多端口非線(xiàn)性電路。電路500包括電路502和504,其可描述為單個(gè)n-端口。電路500為所描述的分區(qū)404的結(jié)果。電路500可為一太大的分區(qū),且因此將增加仿真所需的時(shí)間。但是,電路500也為強(qiáng)耦合,并且若分區(qū),則收斂過(guò)慢。較大電路500可預(yù)先分成兩個(gè)電路502和504,其中電路502可被近似,且電路504為初始電路500的其余分區(qū)。
假設(shè)電路502已表示為n-端口阻抗H1,且電路504為較大分區(qū)500的其余分區(qū)。電路502可為n+1終端電路,其中n為在該電路中所發(fā)現(xiàn)的端口數(shù)量,且其中電路502與電路504的其余分區(qū)共用一共同接地406。
若通過(guò)引入計(jì)算上便宜的近似(即 來(lái)替換電路502從而變換電路500,則可加速收斂。圖6說(shuō)明一強(qiáng)耦合電路600,其包括根據(jù)本發(fā)明一實(shí)施例的近似。電路600為電路500的預(yù)檢器,以近似電路602取代電路502。其余電路504與前述相同。只要如下文所述近似 合理,則預(yù)檢器電路600變?yōu)榕c初始電路分區(qū)502H1弱耦合,且預(yù)檢器電路600與電路502的收斂將更為快速。選擇近似 以使計(jì)算上廉價(jià),從而預(yù)檢器電路600的仿真花費(fèi)與分區(qū)H2的仿真以及分區(qū)502H1的仿真相同的時(shí)間。
仿真的波形迭代描述如下1)k=1;初始化波形ΔV1k-1=0]]>2)藉由仿真預(yù)檢器電路600使 3),藉由仿真所分區(qū)的獨(dú)立阻抗電路502H1使 給出電壓波形ΔV1k=V1k-V^1k]]>4)若‖ΔV1k-1-ΔV1k‖>tol,則k=k+1,返回到運(yùn)行2),否則結(jié)束。
對(duì)于每個(gè)迭代,值k遞增。在第一運(yùn)行1)中,將變量初始化。
在第二運(yùn)行2)中,確定 值ΔV1k-1對(duì)應(yīng)于前一迭代k-1的實(shí)際電壓波形與近似電壓波形之間的差。將此值輸入電路600,運(yùn)行仿真,并且使用預(yù)檢器確定此迭代的電流波形的值以及電壓波形的近似值。在第三運(yùn)行3)中,將電壓波形的確定值輸入電路以確定此迭代的電壓波形的值。隨后可確定此迭代的實(shí)際與近似值之間的差ΔV1k。在運(yùn)行4)中,若波形ΔV1k-1與ΔV1k之間的差的范數(shù)(norm)大于預(yù)定公差,則迭代繼續(xù),且該過(guò)程返回到運(yùn)行2)。若差小于公差,則波形已收斂,并且已確定電路602的仿真值。下文將進(jìn)一步描述對(duì)波形范數(shù)的計(jì)算和對(duì)預(yù)檢器中近似的選擇。
在一些情況下,必須將若干近似引入單一分區(qū)。圖7說(shuō)明一被分解成若干較小分區(qū)的較大分區(qū)。如圖7所示,電路700是初始分區(qū)之后余下的一個(gè)較大分區(qū)。電路700為強(qiáng)耦合,因此已將其分成若干子電路702a-702x,其中x為等于m個(gè)近似分區(qū)的分區(qū)之任意數(shù)量。子電路702a-702x均耦合到電路700 H0704的其余分區(qū),其通常包括單個(gè)無(wú)源元件,例如電阻器。圖8說(shuō)明用于具有m個(gè)近似分區(qū)的電路700的預(yù)檢器電路800。子電路702a-702x各自被近似 到 802a到802x所取代。其余電路H0804相同于其余分區(qū)704。
電路800的收斂波形迭代如下進(jìn)行1)初始化k=1。對(duì)于i=1,K m,波形sΔVi0=02)藉由仿真預(yù)檢器800,使 704-(802a...802x)。
3)藉由仿真各個(gè)所分區(qū)的獨(dú)立阻抗多端口電路Vik=Hi(Iik),]]>i=1,K m,使 給出波形ΔVik=Vik-V^ik.]]>可并行完成此運(yùn)行。
4)若對(duì)于任何i=1,K m,‖ΔVik-1-ΔVik‖>tol,則k=k+1,返回運(yùn)行2),否則結(jié)束。
此過(guò)程類(lèi)似于上文參照?qǐng)D6所描述的過(guò)程。但是,在此情況下,存在必須執(zhí)行仿真的若干不同分區(qū)。對(duì)于各個(gè)分區(qū),值i遞增。圖9說(shuō)明對(duì)若干不同分區(qū)執(zhí)行仿真的若干處理器。如圖9所示,一旦在第二運(yùn)行2)中自預(yù)檢器獲得電流波形Iik,則在獨(dú)立處理器904a-904x上運(yùn)行對(duì)各個(gè)初始分區(qū)902a-902x的仿真,從而可將第三運(yùn)行3)并行化。否則,該過(guò)程相同于上文關(guān)于圖6所解釋的過(guò)程。
如前述,可將第三運(yùn)行3)并行化,但是串行的跟隨第二運(yùn)行2)。當(dāng)復(fù)合近似的計(jì)算成本小于單個(gè)電路分區(qū)的計(jì)算成本Vik=Hi(Iik),]]>則可實(shí)現(xiàn)對(duì)第二和第三運(yùn)行2)和3)進(jìn)一步并行化。圖10說(shuō)明根據(jù)本發(fā)明一實(shí)施例的并行運(yùn)行的若干處理器。在一實(shí)施例中,選擇這些若干分區(qū)使得各個(gè)分區(qū)的仿真近似地需要相同量的計(jì)算時(shí)間。
圖10說(shuō)明若干處理器1002、1004和1006沿時(shí)間線(xiàn)1008的動(dòng)作,同時(shí)將上述仿真過(guò)程并行化。時(shí)間tsim為各個(gè)仿真迭代的時(shí)間。將迭代期間的仿真時(shí)間間隔分成時(shí)間段。圖10說(shuō)明具有兩個(gè)時(shí)間段的一個(gè)實(shí)例,各個(gè)時(shí)間段需要相等的計(jì)算時(shí)間計(jì)算時(shí)間tsim/2。第一處理器1002通常被指派執(zhí)行預(yù)檢器的計(jì)算。第二和第三處理器1004和1006被執(zhí)行給單個(gè)分區(qū),并且仿真這些分區(qū)。在此實(shí)例中,第一處理器1002運(yùn)行復(fù)合近似(預(yù)檢器),第二處理器1004運(yùn)行第一分區(qū)902a而第三處理器1006運(yùn)行第二分區(qū)902b。例如,第一處理器1002在迭代1010a的上半時(shí)運(yùn)行復(fù)合近似1012。當(dāng)近似1012完成時(shí),將其傳輸?shù)教幚砥?004和1006,其中各個(gè)處理器1004和1006在該迭代的后半時(shí)仿真單個(gè)分區(qū)。換句話(huà)說(shuō),在介于t0與t0+tsim/2之間的時(shí)段中,第一處理器1002計(jì)算預(yù)檢器1012,預(yù)檢器1012將分別被處理器1004和1006用于運(yùn)行其仿真1014和1016。在介于t0+tsim/2與t0+tsim之間的時(shí)段中,第一處理器1002將計(jì)算第一迭代后半時(shí)的預(yù)檢器仿真。在此時(shí)間中,處理器1004和1006使用處理器1002在時(shí)間t0與t0+tsim/2之間所產(chǎn)生的預(yù)檢器運(yùn)行該迭代上半時(shí)的仿真。在時(shí)間t0+tsim與t0+1.5*tsim之間,處理器1004和1006使用處理器1002在時(shí)間t0+tsim/2與t0+tsim之間所產(chǎn)生的預(yù)檢器解算1022來(lái)運(yùn)行仿真1018和1020。此過(guò)程繼續(xù),直到仿真收斂。
更具體地說(shuō),在仿真時(shí)間間隔1010上半時(shí)結(jié)束時(shí),處理器1002可獲得迭代1010a時(shí)間間隔上半時(shí)的端口電流波形Ii1,i=1,2。將這些電流波形傳輸?shù)奖恢概蛇\(yùn)行獨(dú)立分區(qū)的處理器1004和1006。獨(dú)立分區(qū)開(kāi)始其對(duì)時(shí)間間隔上半時(shí)的仿真,而處理器1002運(yùn)行對(duì)仿真時(shí)間間隔后半時(shí)的仿真。當(dāng)處理器1004和1006在時(shí)間t0+tsim結(jié)束對(duì)時(shí)間間隔上半時(shí)的仿真時(shí),其將來(lái)自用于時(shí)間間隔上半時(shí)的分區(qū)的電壓波形Vi1,i=1,2提供到在處理器1002上運(yùn)行的復(fù)合近似,以便在下一迭代中使用。此允許處理器1002在時(shí)間t0+tsim進(jìn)行對(duì)第二迭代時(shí)間間隔上半時(shí)的仿真。流水線(xiàn)式評(píng)估實(shí)現(xiàn)對(duì)該方法的有效并行執(zhí)行。
圖11和12說(shuō)明本發(fā)明的一個(gè)實(shí)施例,其使用流導(dǎo)和電流而非阻抗和電壓。圖11說(shuō)明預(yù)檢器1100,其用于類(lèi)似于預(yù)檢器電路600的強(qiáng)耦合電路。電路1100包括近似電路1102和電路1104的其余分區(qū)。圖12說(shuō)明電路1200,其包括大量類(lèi)似于電路800的獨(dú)立分區(qū)。電路1200包括若干分區(qū)1202a-1202x以及電路1204的其余分區(qū)。類(lèi)似于上述阻抗和電壓n-端口,波形迭代如下進(jìn)行1)初始化k=1。對(duì)于i=1,K m,波形ΔIi0=02)通過(guò)如上文圖11所示仿真預(yù)檢器系統(tǒng)0-1’...m’,使 3)通過(guò)仿真各個(gè)獨(dú)立分區(qū)的流導(dǎo)多端口電路Iik=Hi(Vik),]]>i=1,K m,使 可并行完成此運(yùn)行。
4)若對(duì)于任何i=1,K m,‖ΔIik-1-ΔIik‖>tol,則k=k+1,返回運(yùn)行2),否則結(jié)束。
如此處所使用,對(duì)于第一分區(qū)1202a,i=1,而對(duì)于最后一個(gè)分區(qū)1202x,i=m。如前述,波形ΔIik測(cè)量電流實(shí)際計(jì)算值與近似值之間的差。在第四運(yùn)行4)中,若前一迭代與當(dāng)前迭代的波形ΔIik之間的差的范數(shù)小于公差tol,則迭代已收斂,且對(duì)此分區(qū)的仿真結(jié)束。在圖8和圖12中,任何一個(gè)n-端口均可為混合式多端口。對(duì)應(yīng)輸入和輸出為混合式(組合)電壓和電流。對(duì)波形迭代進(jìn)行改進(jìn)以用于電路的適當(dāng)波形輸入和輸出。
此方法具有若干優(yōu)點(diǎn)。因?yàn)榭紤]到通常為強(qiáng)耦合的非線(xiàn)性多端口系統(tǒng),需要一起解決全局和局部反饋情形。先前方法嘗試獨(dú)立于全局反饋來(lái)解決由于在單個(gè)終端處的加載而產(chǎn)生的局部反饋。這些先前方法開(kāi)拓了MOS電路的特定單向結(jié)構(gòu)。在強(qiáng)局部雙向耦合的存在下,此導(dǎo)致收斂困難。先前方法在強(qiáng)全局耦合的存在下還經(jīng)受緩慢收斂。
本方法可應(yīng)用于將非線(xiàn)性波形映射到巴拿赫空間(Banach space)中的非線(xiàn)性波形的任何仿真。將相應(yīng)巴拿赫空間范數(shù)用于迭代期間的收斂測(cè)試并且用于計(jì)算用于下文的近似的遞增算符增益。因此,其不使用多端口系統(tǒng)的特定結(jié)構(gòu)來(lái)獲得其益處??砷_(kāi)拓基礎(chǔ)疇(underlying domain)結(jié)構(gòu)的任何仿真程序均還可用于開(kāi)拓除了自此方法獲得的益處之外的結(jié)構(gòu)。舉例而言,在例如SPICE等電路仿真程序中,通過(guò)仿真程序本身開(kāi)拓基礎(chǔ)電路方程的稀疏結(jié)構(gòu)。在對(duì)單個(gè)組件的仿真中使用SPICE允許開(kāi)拓電路方程的稀疏結(jié)構(gòu)。
可使用各種方法仿真復(fù)合近似。例如,在MOS電路仿真程序中,可在事件驅(qū)動(dòng)仿真中使用表格驅(qū)動(dòng)分段近似模型來(lái)構(gòu)造復(fù)合近似。這些仿真程序,也稱(chēng)為快計(jì)時(shí)仿真程序,以比SPICE快10-1000倍的速度提供近似波形。但是,近似波形的精確度僅為5-10%。近似仿真的另一實(shí)例使用模階減少(MOR)。對(duì)于較大RLC網(wǎng)絡(luò),MOR以引入高達(dá)10%的誤差為代價(jià)提供數(shù)量級(jí)更快計(jì)算。
只要近似滿(mǎn)足收斂條件,則可使用任何特定疇仿真程序和特定疇近似。值得注意的是,相當(dāng)粗的近似導(dǎo)致快速收斂。
下文描述了選擇將用于上述過(guò)程的近似的過(guò)程。用于強(qiáng)耦合系統(tǒng)的預(yù)檢器包括一復(fù)合近似,其具有下列性質(zhì)1)可在與精確仿真各個(gè)初始組件n-端口所需時(shí)間相當(dāng)?shù)臅r(shí)間內(nèi),在預(yù)檢器自身的仿真程序中對(duì)預(yù)檢器進(jìn)行仿真。上文已關(guān)于圖10的流水線(xiàn)過(guò)程對(duì)此作出解釋。
2)其余電路H0不重要,其通常包括無(wú)源設(shè)備,例如電阻器或節(jié)點(diǎn)。
3)各個(gè)近似組件n-端口 滿(mǎn)足關(guān)于Hi的誤差測(cè)試。此為對(duì) 遞增算符增益的測(cè)試。
用于近似的候選物包括具有簡(jiǎn)化檢查表模型的仿真、開(kāi)關(guān)級(jí)仿真、宏模型以及降階模型。這些近似可涉及再利用組件的預(yù)特征化。此外,在近似質(zhì)量與其運(yùn)行期速度之間存在權(quán)衡。在預(yù)特征化時(shí),使用下列方法計(jì)算Hi與 之間的預(yù)特征化假設(shè)u1,u2,…,ul為擬合 中所使用的不同輸入向量。
假設(shè)y1,y2,…,yl為來(lái)自運(yùn)行Hi的輸出向量,而輸入yj=Hi(uj)假設(shè) 為來(lái)自運(yùn)行 的輸出向量,而輸入y^j=H^i(uj)]]>此處,uj表示輸入波形值,yj=Hi(uj)表示給定輸入uj的分區(qū)Hj的實(shí)際波形輸出,而y^j=H^i(uj)]]>表示給定輸入uj的分區(qū)的近似輸出。為了確定近似誤差,計(jì)算對(duì)遞增算符增益的估算γ^i=maxj,j′||(yj-y^j)-(yj′-y^j′)||||(uj-uj′)||]]>其中輸入或輸出向量波形的范數(shù)為||y||=(∫0T|y(t)|2dt)1/2]]>在任何給定時(shí)間t,y(t)為電壓或電流變量的向量。|y(t)|表示有序真n-元組的線(xiàn)性空間中的范數(shù)。例如,若y(t)是由四個(gè)電壓構(gòu)成y(t)=[V1(t),V2(t),V3(t),V4(t)],則|y(t)|=max[abs(V1(t)),abs(V2(t)),abs(V3(t)),abs(V4(t))]或者|y(t)|=(V12(t)+V22(t)+V32(t)+V42(t))1/2在替代實(shí)施例中,對(duì)于線(xiàn)性算符,γ^i=maxωσ2{Hi(ω)-H^i(ω)};]]>即H∞-范數(shù)。例如MATLAB(來(lái)自Mathworks)等標(biāo)準(zhǔn)軟件也提供對(duì)其進(jìn)行計(jì)算的工具。若組件為輕度非線(xiàn)性,則在H∞-范數(shù)的計(jì)算中可使用算符的線(xiàn)性化版本。
在替代實(shí)施例中,可使用其它函數(shù)空間模方,例如Ln∞-模方。在此情況下,必須計(jì)算一致的遞增算符增益 根據(jù)本發(fā)明一實(shí)施例, 應(yīng)盡可能的小以便獲得良好近似??煽紤]到子系統(tǒng)Hi的大量潛在候選近似, j=1,2,..n。假設(shè)所有均滿(mǎn)足預(yù)檢器運(yùn)行期約束條件。隨后,系統(tǒng)選擇具有最低 的近似。
本說(shuō)明的其余分區(qū)描述了本文所述技術(shù)的若干實(shí)例。這些描述應(yīng)被理解為實(shí)例,且進(jìn)一步應(yīng)理解,存在本發(fā)明的若干其它可能的實(shí)例和實(shí)施例。
圖13-17說(shuō)明對(duì)根據(jù)本發(fā)明一實(shí)施例的展示雙向局部耦合的電路的仿真。圖13說(shuō)明一展示雙向局部耦合的電路。電路1300為強(qiáng)耦合電路,其包括非線(xiàn)性元件G2 1302,非線(xiàn)性元件G2 1302可由兩個(gè)并行二極管方程來(lái)描述i2=g2*v2+I0*(ev2/ΦT-e(VT-v2)/ΦT)]]>電路1300將被分區(qū)成表示為H1的第一分區(qū)1304,以及電路1306的其余分區(qū)。電路1300還包括三個(gè)電容器C1 1308、C2 1310和C3 1312,一個(gè)線(xiàn)性元件G1 1314,以及一個(gè)電流源J 1316。
標(biāo)準(zhǔn)節(jié)點(diǎn)分析(使用基爾霍夫電流定律)給出兩個(gè)耦合微分方程(C1+C2)*v·1-C3*v·2+G1*v1=J]]>v1(0)=v1(C3+C2)*v·2-C3*v·1+i2(v2)=0]]>v2(0)=v2用于使用高斯-賽德?tīng)柕鷮⒋穗娐贩纸獬啥鄠€(gè)分區(qū)的前述方法導(dǎo)致下列方程(C1+C2)*v·k1-C3*v·k-12+G1*vk1=J]]>vk1(0)=v1(C3+C2)*v·k2-C3*v·k1+i2(vk2)=0]]>vk2(0)=v2注意到,其中可分別使用 作為源經(jīng)由耦合電容器C3 1312分別對(duì)各個(gè)微分方程進(jìn)行求解。項(xiàng) 表示對(duì)來(lái)自其它電路的加載的效應(yīng)近似。
當(dāng)與其它電容器C1 1308和C2 1310相比耦合電容器C3 1310具有較大電容時(shí),收斂速率緩慢。圖14使用標(biāo)準(zhǔn)高斯-賽德?tīng)柗纸庹f(shuō)明該緩慢收斂。圖表1400具有沿x-軸1402繪制的時(shí)間,以及沿y-軸1404繪制的電壓。各個(gè)曲線(xiàn)1406使用先前高 斯-賽德?tīng)柗纸庹f(shuō)明電路1300的各個(gè)仿真漸進(jìn)迭代與實(shí)際值的誤差。圖表1400展示經(jīng)由十個(gè)迭代緩慢收斂的仿真。曲線(xiàn)1406a展示第一迭代的誤差,而曲線(xiàn)1406j展示第十個(gè)迭代的誤差。盡管仿真向正確解算緩慢收斂,但是即使在第十個(gè)迭代之后,在一些時(shí)間點(diǎn)誤差仍超出0.6V。顯然,此低收斂速率在實(shí)踐中是不能被接受的。使用先前方法的啟發(fā)式分區(qū)算法不會(huì)分區(qū)電路1300。但是,在較大電路如此實(shí)行導(dǎo)致并行計(jì)算的不足粒度。
圖15說(shuō)明用于非線(xiàn)性元件G2 1302的近似。圖表1500展示展示x-軸1502上的電壓對(duì)y-軸1504上的電流的曲線(xiàn)圖。圖表1500中展示了整個(gè)仿真曲線(xiàn)1506。使用曲線(xiàn)1508展示近似值。使用本說(shuō)明書(shū)所描述的技術(shù)獲得近似值,例如使用粗分段線(xiàn)性檢查表。
圖16說(shuō)明電路1300,其包括對(duì)非線(xiàn)性元件G2的分段線(xiàn)性近似1508。預(yù)檢器電路1600為電路1300,其包括用于替換初始非線(xiàn)性元件1302的近似1602。如圖5和6中所描述,分區(qū)1604替換分區(qū)1304。
圖17為曲線(xiàn)圖,其使用預(yù)檢器電路1600說(shuō)明加速收斂。類(lèi)似于曲線(xiàn)1500,曲線(xiàn)1700展示沿x-軸1702的時(shí)間和沿y-軸1704的電壓。該曲線(xiàn)圖中的電壓為來(lái)自由電路1300所產(chǎn)生的實(shí)際輸出的誤差。注意到,y-軸1704上的標(biāo)度遠(yuǎn)小于上述y-軸1504上的標(biāo)度,指示即使對(duì)于第一迭代1706a,誤差也遠(yuǎn)小于第十個(gè)迭代1506j的誤差。通過(guò)第三迭代1706c,存在的誤差極小,且仿真極為接近電路1300實(shí)際計(jì)算值。結(jié)果為,使用本文所描述的本發(fā)明的實(shí)施例,與無(wú)近似相比,迭代更快速地收斂。
圖18-22說(shuō)明根據(jù)本發(fā)明一實(shí)施例的單向全局和局部雙向耦合及其仿真。圖18說(shuō)明雙二次濾波電路1800。電路1800包括三個(gè)運(yùn)算放大級(jí)1802、1804和1806。從輸入電壓到輸出電壓的理想濾波傳輸函數(shù)為二階,具有振蕩響應(yīng)。實(shí)際響應(yīng)具有非線(xiàn)性效應(yīng),例如運(yùn)算放大器中的轉(zhuǎn)換速度和箝位。此外,線(xiàn)性化變換函數(shù)中存在高階寄生極點(diǎn)和零點(diǎn)。將各個(gè)運(yùn)算放大級(jí)1802、1804或1806看作子電路,顯而易見(jiàn),當(dāng)橫斷函數(shù)塊的單向輸入-輸出信號(hào)流時(shí),存在可產(chǎn)生振蕩響應(yīng)的強(qiáng)全局耦合。除了全局耦合之外,在各個(gè)連接節(jié)點(diǎn)還存在局部雙向加載效應(yīng)。全局耦合快速作用且強(qiáng)大。
圖19說(shuō)明使用高斯-賽德?tīng)柗纸馑謪^(qū)的電路1800。分解1900展示被分成若干有序分區(qū)1902、1904和1906的電路1800。使用已知高斯-賽德?tīng)柗纸猱a(chǎn)生這些分區(qū)。
圖20是曲線(xiàn)圖,其使用高斯-賽德?tīng)柗纸庹故倦娐贩抡?800的收斂。圖表2000展示沿x-軸2002的時(shí)間和沿y-軸2004的電壓。曲線(xiàn)2006展示電路1800的實(shí)際響應(yīng)。曲線(xiàn)2008展示使用高斯-賽德?tīng)柗纸?900的五個(gè)迭代之后的輸出。曲線(xiàn)2010展示使用高斯-賽德?tīng)柗纸?900的十個(gè)迭代之后的輸出。如圖所示,波形收斂極為緩慢。
根據(jù)本發(fā)明一實(shí)施例,可以相同于分解圖7、8和9中電路700的方式分解電路1800。圖21說(shuō)明根據(jù)本發(fā)明一實(shí)施例的來(lái)自電路1800的分解的預(yù)檢器。將各個(gè)子電路級(jí)H11802、H21804和H31806看作非線(xiàn)性2-端口阻抗算符。其余電路H02108僅包括節(jié)點(diǎn)以及互連線(xiàn)。通過(guò)以等效理想電壓控制電壓源取代非線(xiàn)性運(yùn)算放大器,可實(shí)現(xiàn)對(duì)各個(gè)級(jí)2102、2104和2106的近似。
圖22為一圖表,其說(shuō)明根據(jù)本發(fā)明一實(shí)施例而分解的電路1800的收斂。圖表2200顯示x-軸2202上的時(shí)間,和y-軸2204上的輸出電壓。曲線(xiàn)2206為全仿真。曲線(xiàn)2208為第一迭代之后的輸出,而曲線(xiàn)2210為第二迭代之后的輸出。如圖所示,當(dāng)使用如圖7、8和9中所示的分解時(shí),仿真收斂極快。
圖23-26說(shuō)明根據(jù)本發(fā)明一實(shí)施例的雙向局部和全局耦合的非線(xiàn)性網(wǎng)孔實(shí)例。圖23A說(shuō)明非線(xiàn)性的兩個(gè)二維網(wǎng)孔2300。圖23B和23C說(shuō)明網(wǎng)孔2300的分解圖。網(wǎng)孔2300可為集成電路(IC)中的功率網(wǎng)。網(wǎng)孔2300包括位于各個(gè)內(nèi)部節(jié)點(diǎn)2304處的四個(gè)電阻器2302,其連接到四個(gè)鄰近的節(jié)點(diǎn)。在各個(gè)節(jié)點(diǎn)2304處,將電容器2306和二極管2308連接到接地2310。二極管2308為反向偏壓。經(jīng)由四個(gè)連接電阻器2302將網(wǎng)孔角連接到供應(yīng)節(jié)點(diǎn)。將網(wǎng)孔節(jié)點(diǎn)分成瓦狀結(jié)構(gòu)2312。如圖23A中所示,網(wǎng)孔2300包括一個(gè)3×2瓦狀結(jié)構(gòu)的網(wǎng)。各個(gè)瓦狀結(jié)構(gòu)2312包括一中心節(jié)點(diǎn)2304,一高阻抗電流源2314連接到中心節(jié)點(diǎn)2304。
如圖23C所示,經(jīng)由連接電阻器2316將瓦狀結(jié)構(gòu)2312連接。這些連接電阻器2316可構(gòu)成其余分區(qū)電路H0,且各個(gè)瓦狀結(jié)構(gòu)2312可包括分區(qū)Hi,如圖7、8和9所示。根據(jù)本發(fā)明一實(shí)施例,可以此方式分解網(wǎng)孔2300。
使用線(xiàn)性化阻抗的降階模型Hi創(chuàng)建網(wǎng)孔2300的近似 所得預(yù)檢器為可被有效仿真的低階線(xiàn)性系統(tǒng)。
圖24說(shuō)明一圖表2400,其展示來(lái)自電路2300的全基準(zhǔn)仿真和來(lái)自全階線(xiàn)性近似的瓦狀結(jié)構(gòu)2312的中心節(jié)點(diǎn)電壓。x-軸2402展示時(shí)間,而y-軸2404展示輸出電壓。曲線(xiàn)2406展示全基準(zhǔn)仿真,而曲線(xiàn)2408展示全階線(xiàn)性近似。兩個(gè)曲線(xiàn)2406與2408之間的差來(lái)自二極管2308的非線(xiàn)性。
圖25說(shuō)明近似低階預(yù)檢器響應(yīng)與瓦狀結(jié)構(gòu)2312中心節(jié)點(diǎn)電壓的全基準(zhǔn)系統(tǒng)之間的差異。同樣,x-軸2502展示時(shí)間,而y-軸2504展示電壓。曲線(xiàn)2506展示考慮了近似與全基準(zhǔn)的差。
圖26為一圖表,其使用基于預(yù)檢器的近似的實(shí)施例展示三個(gè)迭代之后的仿真的電壓輸出誤差。圖表2600包括展示時(shí)間的軸2602和展示電壓的y-軸2604。曲線(xiàn)2606展示,僅在三個(gè)迭代之后,誤差完全處于可接受公差內(nèi)。相反,使用標(biāo)準(zhǔn)高斯-賽德?tīng)柗纸?,收斂取代五十個(gè)迭代。
應(yīng)理解,本發(fā)明的實(shí)施例非局限于電路仿真。例如,可使用本說(shuō)明書(shū)所描述的系統(tǒng)和技術(shù)執(zhí)行若干其它類(lèi)型的仿真,例如化學(xué)仿真、生物學(xué)仿真、自動(dòng)仿真等??墒惯@些技術(shù)適用于特定應(yīng)用。
以上所述,僅是本發(fā)明的較佳實(shí)施例而已,并非對(duì)本發(fā)明作任何形式上的限制,雖然本發(fā)明已以較佳實(shí)施例揭露如上,然而并非用以限定本發(fā)明,任何熟悉本專(zhuān)業(yè)的技術(shù)人員,在不脫離本發(fā)明技術(shù)解算范圍內(nèi),當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例,但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾,均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種方法,其包括對(duì)一系統(tǒng)進(jìn)行分區(qū);將分區(qū)的近似仿真引入所述系統(tǒng);以及使用所述近似仿真來(lái)仿真所述系統(tǒng)。
2.根據(jù)權(quán)利要求1所述的方法,其還包括產(chǎn)生包括所述近似仿真的預(yù)檢器。
3.根據(jù)權(quán)利要求1所述的方法,其中所述的對(duì)一系統(tǒng)進(jìn)行分區(qū)包括根據(jù)所述系統(tǒng)的固有性質(zhì)識(shí)別弱耦合;根據(jù)所述弱耦合,將所述系統(tǒng)劃分成所述分區(qū)。
4.根據(jù)權(quán)利要求1所述的方法,其中所述仿真在所述引入之后發(fā)生。
5.根據(jù)權(quán)利要求2所述的方法,其中所述產(chǎn)生一預(yù)檢器包括從檢查表產(chǎn)生一分段線(xiàn)性近似。
6.根據(jù)權(quán)利要求1所述的方法,其中所述的仿真和引入在聯(lián)網(wǎng)的機(jī)器上并行運(yùn)行。
7.一種機(jī)器可讀媒體,儲(chǔ)存有可執(zhí)行程序代碼,當(dāng)執(zhí)行所述可執(zhí)行程序代碼時(shí),使一機(jī)器執(zhí)行一種方法,所述方法包括對(duì)一系統(tǒng)進(jìn)行分區(qū);將分區(qū)的近似仿真引入所述系統(tǒng);以及使用所述近似仿真來(lái)仿真所述系統(tǒng)。
8.根據(jù)權(quán)利要求7所述的機(jī)器可讀媒體,其還包括產(chǎn)生包括所述近似仿真的預(yù)檢器。
9.根據(jù)權(quán)利要求7所述的機(jī)器可讀媒體,其中所述的對(duì)一系統(tǒng)進(jìn)行分區(qū)包括根據(jù)所述系統(tǒng)的固有性質(zhì)識(shí)別弱耦合;以及根據(jù)所述弱耦合,將所述系統(tǒng)劃分成所述分區(qū)。
10.根據(jù)權(quán)利要求7所述的機(jī)器可讀媒體,其中所述仿真在所述引入之后發(fā)生。
11.根據(jù)權(quán)利要求8所述的機(jī)器可讀媒體,其中產(chǎn)生一預(yù)檢器包括從檢查表產(chǎn)生一分段線(xiàn)性近似。
12.根據(jù)權(quán)利要求7所述的機(jī)器可讀媒體,其中所述的仿真和引入在聯(lián)網(wǎng)的機(jī)器上并行運(yùn)行。
13.一種數(shù)字處理系統(tǒng),其包括一數(shù)字處理器,其耦接到一顯示設(shè)備;一存儲(chǔ)器,其耦接到所述數(shù)字處理器,所述存儲(chǔ)器接收一用于仿真的系統(tǒng),所述處理器對(duì)一系統(tǒng)進(jìn)行分區(qū);將對(duì)分區(qū)的近似仿真引入所述系統(tǒng);使用所述近似仿真來(lái)仿真所述系統(tǒng)。
14.根據(jù)權(quán)利要求13所述的數(shù)字處理系統(tǒng),還包括所述處理器產(chǎn)生一包括所述近似仿真的預(yù)檢器。
15.根據(jù)權(quán)利要求13所述的數(shù)字處理系統(tǒng),其中所述的對(duì)一系統(tǒng)進(jìn)行分區(qū)包括根據(jù)所述系統(tǒng)的固有性質(zhì)識(shí)別弱耦合;以及根據(jù)所述弱耦合,將所述系統(tǒng)劃分成所述分區(qū)。
16.根據(jù)權(quán)利要求13所述的數(shù)字處理系統(tǒng),其中所述仿真在所述引入之后發(fā)生。
17.根據(jù)權(quán)利要求14所述的數(shù)字處理系統(tǒng),其中所述的產(chǎn)生一預(yù)檢器包括從檢查表產(chǎn)生一分段線(xiàn)性近似。
18.根據(jù)權(quán)利要求13所述的數(shù)字處理系統(tǒng),其中所述的仿真和引入在聯(lián)網(wǎng)的機(jī)器上并行運(yùn)行。
全文摘要
根據(jù)本發(fā)明的一實(shí)施例,提供一種用以執(zhí)行仿真(simulation)的系統(tǒng)和方法。通過(guò)在系統(tǒng)中使用并行,該方法將較大問(wèn)題分解成若干較小分區(qū)。執(zhí)行一系列迭代,直到在這些分區(qū)之間交換的波形收斂。引入對(duì)強(qiáng)耦合分區(qū)的近似預(yù)檢解算(solution),以減少收斂所需的迭代數(shù)量。在仿真發(fā)生之前引入這些近似預(yù)檢解算。一旦波形收斂,仿真則確定一解算。
文檔編號(hào)G06F17/50GK1795450SQ200480014137
公開(kāi)日2006年6月28日 申請(qǐng)日期2004年5月24日 優(yōu)先權(quán)日2003年5月22日
發(fā)明者桑尼爾·C·仙 申請(qǐng)人:艾克斯姆系統(tǒng)公司