專利名稱：處理器及其引導(dǎo)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種處理器及其引導(dǎo)方法，特別涉及在用于移動通信系統(tǒng)的基帶LSI(大規(guī)模集成電路)中的處理器，特別是用于W-CDMA(寬帶碼分多址)系統(tǒng)及其引導(dǎo)方法。
在最近幾年，在用于移動通信系統(tǒng)的便攜設(shè)備中的W-CDMA的基帶LSI中，在待機(jī)狀態(tài)，即除了使用該便攜設(shè)備之外的狀態(tài)，執(zhí)行檢查呼叫的周期性接收操作過程中，呼叫所需的模塊被通電，并且剩余的模塊被斷電，以減少電能消耗，從而使連續(xù)呼叫的最大持續(xù)時間和最大待機(jī)時間更長。
背景技術(shù)：
圖7示出一種引導(dǎo)常規(guī)處理器的方法。
在圖7中，例如在用于W-CDMA的基帶LSI的情況中，DSP(數(shù)字信號處理器)101是一個處理器，其控制用于調(diào)制和解調(diào)例如聲波這樣的信號的調(diào)制解調(diào)器部分以及控制執(zhí)行擾頻和糾錯的編碼解碼部分。DSP101被包含在一個模塊中，該模塊在待機(jī)狀態(tài)的周期性接收操作過程中被通電并且在其它時間過程中被斷電。連接到DSP101的是用于存儲指令的指令存儲器102和用于存儲表數(shù)據(jù)的表數(shù)據(jù)存儲器103。并且，用于存儲程序的指令和初始值的表數(shù)據(jù)的引導(dǎo)ROM104、用于在周期性接收操作結(jié)束時存儲表數(shù)據(jù)的備份存儲器105、以及用于控制表數(shù)據(jù)傳送到備份存儲器105的CPU(中央處理單元)106連接到DSP101。備份存儲器105和CPU106被包含在一個模塊中，當(dāng)包含DSP101的系統(tǒng)被使用時，該模塊不斷電。
在此，當(dāng)最初啟動電源時，DSP101首先從引導(dǎo)ROM104讀取指令，然后把它們寫入到指令存儲器102(路徑a)。接著，該DSP101從引導(dǎo)ROM104讀取表數(shù)據(jù)，并且把表數(shù)據(jù)寫入到表數(shù)據(jù)103(路徑b)。在結(jié)束寫入之后，DSP101計(jì)算形成該指令和表數(shù)據(jù)的數(shù)據(jù)之和，并且檢查所計(jì)算的總和與已經(jīng)一同讀取的期望值是否相一致(該操作在下文中稱為“校驗(yàn)和”)。所計(jì)算的和與期望值相一致的事實(shí)表明DSP101已經(jīng)從該引導(dǎo)ROM104正確地讀取數(shù)據(jù)。然后，DSP101使用在指令存儲器102中的程序以及在表數(shù)據(jù)存儲器103中的表數(shù)據(jù)(初始值)執(zhí)行周期性接收操作。
當(dāng)要執(zhí)行周期性接收操作時，包含DSP101、指令存儲器102和表數(shù)據(jù)存儲器103的模塊被通電。由此，DSP101首先從引導(dǎo)ROM104讀取指令，并且把它們寫入到指令存儲器102(路徑a)，以及從引導(dǎo)ROM104讀取表數(shù)據(jù)，并且把它們寫入到表數(shù)據(jù)存儲器103(路徑b)。在結(jié)束寫入之后，DSP101執(zhí)行校驗(yàn)。接著，當(dāng)最后切斷電源時被保存在備份存儲器105中的表數(shù)據(jù)被通過CPU106讀取并且寫入到表數(shù)據(jù)存儲器103(路徑c)。在此時，從引導(dǎo)ROM104讀取的在表數(shù)據(jù)存儲器103中的表數(shù)據(jù)被備份存儲器105中的表數(shù)據(jù)所代替。然后，DSP101使用在指令存儲器102中的程序以及表數(shù)據(jù)存儲器103中的表數(shù)據(jù)執(zhí)行周期性接收操作。
但是，引導(dǎo)該常規(guī)處理器的方法具有一個問題。具體來說，在該方法中，當(dāng)電源被啟動用于周期操作以及當(dāng)電源最初被啟動時，在引導(dǎo)處理中從引導(dǎo)ROM讀取程序和表數(shù)據(jù)。但是，當(dāng)電源被啟動用于周期性操作時，具有初始值的表數(shù)據(jù)被備份表數(shù)據(jù)所代替。因此，不需要讀取具有初始值的表數(shù)據(jù)。不必要的電路操作增加功耗并且相應(yīng)地縮短電池的持續(xù)時間。

發(fā)明內(nèi)容
本發(fā)明考慮到上述問題而做出。本發(fā)明的一個目的是提供一種處理器以及引導(dǎo)處理器的方法，其中通過消除不必要的電路操作而減少功耗。
為了實(shí)現(xiàn)上述目的，在此提供一種處理器，其被設(shè)置為定期地開關(guān)以執(zhí)行周期性操作。該處理器包括通電確定電路，用于在電源啟動時確定是否已經(jīng)為包含處理器的系統(tǒng)或?yàn)樵撝芷谛圆僮鞫鴮?dǎo)通電源；讀取選擇電路，用于根據(jù)通電確定電路的確定結(jié)果執(zhí)行控制，從而在已經(jīng)為該系統(tǒng)啟動電源的情況下，從引導(dǎo)ROM讀取指令，表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，并且寫入到指令存儲器和表數(shù)據(jù)存儲器，以及在已經(jīng)為周期性操作而啟動電源的情況下，將從引導(dǎo)ROM讀取指令和第二期望的校驗(yàn)和數(shù)值，并且寫入到該指令存儲器，以及當(dāng)電源最后被切斷時備份的表數(shù)據(jù)將被從備份存儲器讀出并寫入到備份存儲器；校驗(yàn)和執(zhí)行電路，在對該系統(tǒng)啟動電源的情況下，該電路被設(shè)置為計(jì)算關(guān)于已經(jīng)寫入到指令存儲器和表數(shù)據(jù)存儲器的數(shù)據(jù)的校驗(yàn)和，并且用第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和，以及在電源被啟動用于周期性操作的情況下，計(jì)算關(guān)于已經(jīng)寫入到指令存儲器的數(shù)據(jù)的校驗(yàn)和，并且用第二期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和。
另外，為了實(shí)現(xiàn)上述目的，在此提供一種引導(dǎo)處理器的方法，該處理器被設(shè)計(jì)為定期地通電和斷電以執(zhí)行周期性操作。在該方法中，當(dāng)電源被啟動時，判斷是否已經(jīng)為包含處理器的系統(tǒng)或者為該周期性操作而啟動電源；在已經(jīng)為該系統(tǒng)啟動電源的情況下，從引導(dǎo)ROM讀取指令，表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，以及在已經(jīng)為周期性操作而啟動電源的情況下，將從引導(dǎo)ROM讀取指令和第二期望的校驗(yàn)和數(shù)值，以及讀出當(dāng)電源最后被切斷時備份的表數(shù)據(jù)；在已經(jīng)為該系統(tǒng)啟動電源的情況下，計(jì)算關(guān)于已經(jīng)被讀取的數(shù)據(jù)的校驗(yàn)和，并且用第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和，以及在電源被啟動用于周期性操作的情況下，計(jì)算關(guān)于已經(jīng)被從引導(dǎo)ROM讀取的數(shù)據(jù)的校驗(yàn)和，并且用第二期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和。
從下文結(jié)合附圖描述本發(fā)明的優(yōu)選實(shí)施例的描述中，本發(fā)明的上述和其它目的、特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。


圖1為示出根據(jù)本發(fā)明的處理器的基本結(jié)構(gòu)的示意圖；
圖2示出引導(dǎo)該處理器的處理的流程圖；圖3為示出DSP周圍的主要部分的結(jié)構(gòu)的示意圖；圖4為示出引導(dǎo)ROM的細(xì)節(jié)的示意圖；圖5為用于說明當(dāng)為一個系統(tǒng)啟動電源時如何引導(dǎo)DSP的示意圖；圖6為用于說明當(dāng)為周期性接收而啟動電源時如何引導(dǎo)DSP的示意圖；以及圖7為用于說明引導(dǎo)常規(guī)處理器的方法的示意圖。
具體實(shí)施例方式
首先，參照附圖，將描述本發(fā)明的概述。
圖1為示出根據(jù)本發(fā)明的處理器的基本結(jié)構(gòu)的示意圖。
根據(jù)本發(fā)明的處理器1具有一個通電確定電路2、讀取選擇電路3、校驗(yàn)和執(zhí)行電路4。通電確定電路2具有用于確定是否已經(jīng)為包含處理器1的系統(tǒng)或?yàn)橹芷谛圆僮鞫鴮?dǎo)通電源。讀取選擇電路3具有用于根據(jù)通電確定電路2的確定結(jié)果執(zhí)行而選擇要裝載的數(shù)據(jù)的功能。具體來說，讀取選擇電路3執(zhí)行控制，使得在已經(jīng)為該系統(tǒng)啟動電源的情況下，從引導(dǎo)ROM5讀取指令，表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，以及在已經(jīng)為周期性操作而啟動電源的情況下，將從引導(dǎo)ROM5讀取指令和第二期望的校驗(yàn)和數(shù)值，并且將讀取備份到一個備份存儲器6中的表數(shù)據(jù)。校驗(yàn)和執(zhí)行電路4具有如下功能，用于在已經(jīng)為該系統(tǒng)啟動電源的情況下，使用已經(jīng)讀取的指令、表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)，并且在電源被啟動用于周期性操作的情況下，使用已經(jīng)讀取的指令和第二期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)。
接著，參見圖2，將描述引導(dǎo)該處理器的方法。
圖2為示出引導(dǎo)該處理器的處理的流程圖。
首先，當(dāng)電源被啟動時，通電確定電路2確定是否已經(jīng)為該系統(tǒng)啟動電源(步驟S1)。如果已經(jīng)為該系統(tǒng)啟動電源，則讀取選擇電路3從引導(dǎo)ROM5讀取指令、表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，并且把該指令寫入到一個指令存儲器7，并且把表數(shù)據(jù)寫入到一個表數(shù)據(jù)存儲器8(步驟S2)。在完成寫入之后，校驗(yàn)和執(zhí)行電路4計(jì)算關(guān)于寫入在指令存儲器7中的指令與寫入在表數(shù)據(jù)存儲器8中的表數(shù)據(jù)之和，并且用第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的和(步驟S3)。然后，調(diào)用由寫入在指令存儲器7中的指令所形成的引導(dǎo)程序。
如果在步驟S1中，通電確定電路2確定已經(jīng)為周期性操作而啟動電源，則讀取選擇電路3從引導(dǎo)ROM5中讀取指令和第二期望的校驗(yàn)和數(shù)值，并且把該指令寫入到指令存儲器7(步驟S4)。然后，校驗(yàn)和執(zhí)行電路4使用寫入在指令存儲器7中的指令和第二期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)(步驟S5)。在此，由于讀取選擇電路3沒有從引導(dǎo)ROM5中讀取表數(shù)據(jù)，因此減少了從引導(dǎo)ROM5中讀取數(shù)據(jù)所需的時間。這導(dǎo)致減少用于周期性操作所需的時間。接著，當(dāng)該周期性操作最后結(jié)束時，讀取選擇電路3從備份存儲器6中讀取被保存的表數(shù)據(jù)，并且把它寫入到表數(shù)據(jù)存儲器8(步驟S6)。然后，由寫入在指令存儲器7中的指令所形成的引導(dǎo)程序被調(diào)用。
接著，將描述本發(fā)明的一個實(shí)施例，其中本發(fā)明被應(yīng)用于包含在用于W-CDMA的基帶LSI中的DSP。
圖3為示出DSP周期的主要部件的結(jié)構(gòu)的示意圖，以及圖4為示出引導(dǎo)ROM的具體細(xì)節(jié)的示意圖。
在用于W-CDMA的基帶LSI中，DSP10被提供在一個模塊11中，該模塊在待機(jī)狀態(tài)中的周期性操作過程中被通電，并且在其它時間中斷電，即當(dāng)沒有執(zhí)行周期性接收操作時斷電。模塊11包括存儲器12。存儲器12具有程序區(qū)域13和表數(shù)據(jù)區(qū)域14。DSP10具有作為通電確定電路的一部分的讀取控制端口15。該讀取控制端口15連接到讀取控制寄存器16。該讀取控制寄存器16被提供在一個模塊中，該模塊即使當(dāng)DSP10不執(zhí)行周期性接收操作時也不被斷電。例如，讀取控制寄存器16把一個控制標(biāo)志的數(shù)值“0”發(fā)送到讀取控制端口15，并且在該系統(tǒng)執(zhí)行操作之后，把控制標(biāo)志的數(shù)值“1”發(fā)送到讀取控制端口15。
DSP10連接到存儲要在引導(dǎo)處理中讀取的數(shù)據(jù)的引導(dǎo)ROM17。如圖4中具體示出，引導(dǎo)ROM17具有程序區(qū)域17a、表數(shù)據(jù)區(qū)域17b、第一期望的校驗(yàn)和數(shù)值區(qū)域17c、以及第二期望的校驗(yàn)和數(shù)值區(qū)域17d。在第一期望的校驗(yàn)和數(shù)值區(qū)域17c中存儲由形成存儲于程序區(qū)域17a的程序與存儲在表數(shù)據(jù)區(qū)域17b中的表數(shù)據(jù)的數(shù)據(jù)所得出的第一期望的校驗(yàn)和數(shù)值。在第二期望的校驗(yàn)和數(shù)值區(qū)域17d中存儲由形成存儲于程序區(qū)域17a的數(shù)據(jù)所得出的第二期望的校驗(yàn)和數(shù)值。實(shí)際上，第一和第二期望的校驗(yàn)和數(shù)值被保存在存儲于程序區(qū)域17a的程序中的校驗(yàn)和程序中。
DSP10還連接到備份存儲器18，用于當(dāng)周期性接收操作結(jié)束時存儲被保存在表數(shù)據(jù)區(qū)域14中的表數(shù)據(jù)，以及連接到控制表數(shù)據(jù)到備份存儲器18的傳送的CPU。并且備份存儲器18和CPU19被提供在即使DSP10不執(zhí)行周期性接收操作也不會斷電的模塊中。
圖5為用于說明當(dāng)對該系統(tǒng)啟動電源時如何引導(dǎo)DSP的示意圖。
當(dāng)對該系統(tǒng)啟動電源時，讀取控制寄存器16讀取控制標(biāo)志的數(shù)值“0”，并且把它發(fā)送到讀取控制端口15。因此，參照已經(jīng)發(fā)送到讀取控制端口15的數(shù)值，DSP10確定已經(jīng)為該系統(tǒng)啟動電源。接著，DSP10從引導(dǎo)ROM17的程序區(qū)域17a讀取程序，并且把它們寫入到存儲器12的程序區(qū)域13(路徑a)。然后，DSP10從引導(dǎo)ROM17的表數(shù)據(jù)區(qū)域17b讀取表數(shù)據(jù)，并且把它寫入到存儲器12的表數(shù)據(jù)區(qū)域14(路徑b)。然后，DSP10調(diào)用在已經(jīng)被讀取的程序中的校驗(yàn)和程序，計(jì)算關(guān)于已經(jīng)被寫入到存儲器12的數(shù)據(jù)的校驗(yàn)和，并且用保存在校驗(yàn)和程序中的第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和。
圖6為用于說明當(dāng)為周期性接收而啟動電源時如何引導(dǎo)DSP的示意圖。
在該系統(tǒng)執(zhí)行操作之后，讀取控制寄存器16把控制標(biāo)志的數(shù)值“1”發(fā)送到讀取控制端口15。因此，當(dāng)DSP10被啟動用于周期性接收操作時，DSP10參照已經(jīng)發(fā)送到讀取控制端口15的數(shù)值，并且確定是否已經(jīng)為周期性接收操作啟動電源。接著，DSP10從引導(dǎo)ROM17的程序區(qū)域17a讀取程序，并且把它們寫入到存儲器12的程序區(qū)域13(路徑a)。然后，DSP10調(diào)用在已經(jīng)被讀取的程序中的校驗(yàn)和程序，并且利用第二期望的校驗(yàn)和數(shù)值對形成已經(jīng)寫入到存儲器12中的程序的數(shù)據(jù)執(zhí)行校驗(yàn)。接著，當(dāng)電源被最后斷開時，DSP10通過CPU19讀取被保存在備份存儲器18中的表數(shù)據(jù)，并且把其寫入到存儲器12的表數(shù)據(jù)區(qū)域14(路徑c)。在此，由于表數(shù)據(jù)沒有被從引導(dǎo)ROM17中讀出，因此節(jié)省了時間。這導(dǎo)致減少了用于周期性操作所需的時間。
如上文所述，在本發(fā)明中，提供兩個期望的校驗(yàn)和數(shù)值，即作為關(guān)于指令和表數(shù)據(jù)的校驗(yàn)和的第一期望的校驗(yàn)和數(shù)值以及作為關(guān)于指令的校驗(yàn)和第二期望的校驗(yàn)和數(shù)值。當(dāng)系統(tǒng)被引導(dǎo)時，指令和表數(shù)據(jù)被加載，并且使用第一期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)。當(dāng)為周期性操作而啟動電源時，僅僅加載指令，并且使用第二期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)。因此，當(dāng)為周期性操作而啟動電源時，省略了加載具有初始值的表數(shù)據(jù)的步驟。因此，用于加載的時間減少。這導(dǎo)致用于周期性操作所需的時間減少，因此減少了處理器的功耗。
上文僅僅被認(rèn)為是說明本發(fā)明的原理。另外，由于本領(lǐng)域的技術(shù)人員容易做出各種變型和改變，因此不能把本發(fā)明局限為在此所示和描述的具體結(jié)構(gòu)和應(yīng)用程序，相應(yīng)地，所有適當(dāng)?shù)淖冃偷牡葍r替換被認(rèn)為是落在所附權(quán)利要求中的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種處理器，其被設(shè)置為定期地開關(guān)以執(zhí)行周期性操作，其中包括通電確定電路，用于在電源啟動時確定是否已經(jīng)為包含處理器的系統(tǒng)或?yàn)樵撝芷谛圆僮鞫鴮?dǎo)通電源；讀取選擇電路，用于根據(jù)通電確定電路的確定結(jié)果執(zhí)行控制，從而在已經(jīng)為該系統(tǒng)啟動電源的情況下，從引導(dǎo)ROM讀取指令，表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，并且寫入到指令存儲器和表數(shù)據(jù)存儲器，以及在已經(jīng)為周期性操作而啟動電源的情況下，將從引導(dǎo)ROM讀取指令和第二期望的校驗(yàn)和數(shù)值，并且寫入到該指令存儲器，以及當(dāng)電源最后被切斷時備份的表數(shù)據(jù)將被從備份存儲器讀出并寫入到備份存儲器；以及校驗(yàn)和執(zhí)行電路，在對該系統(tǒng)啟動電源的情況下，該電路被設(shè)置為計(jì)算關(guān)于已經(jīng)寫入到指令存儲器和表數(shù)據(jù)存儲器的數(shù)據(jù)的校驗(yàn)和，并且用第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和，以及在電源被啟動用于周期性操作的情況下，計(jì)算關(guān)于已經(jīng)寫入到指令存儲器的數(shù)據(jù)的校驗(yàn)和，并且用第二期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和。
2.根據(jù)權(quán)利要求1所述的處理器，其中該處理器具有一個控制端口，用于從根據(jù)系統(tǒng)的電源開關(guān)而操作的外部讀取控制電路接收關(guān)于該電源啟動的目的的信息，以及該通電確定電路根據(jù)由控制端口所接收的信息做出判斷。
3.根據(jù)權(quán)利要求1所述的處理器，其中該處理器是在用于W-CDMA的基帶LSI中的數(shù)字信號處理器，其被設(shè)置為在待機(jī)狀態(tài)中通電以執(zhí)行周期性接收操作，并且在完成周期性操作之后斷電。
4.一種引導(dǎo)處理器的方法，該處理器被設(shè)計(jì)為定期地通電和斷電以執(zhí)行周期性操作，其中當(dāng)電源被啟動時，判斷是否已經(jīng)為包含處理器的系統(tǒng)或者為該周期性操作而啟動電源；在已經(jīng)為該系統(tǒng)啟動電源的情況下，從引導(dǎo)ROM讀取指令，表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值，以及在已經(jīng)為周期性操作而啟動電源的情況下，將從引導(dǎo)ROM讀取指令和第二期望的校驗(yàn)和數(shù)值，以及讀出當(dāng)電源最后被切斷時備份的表數(shù)據(jù)；在已經(jīng)為該系統(tǒng)啟動電源的情況下，計(jì)算關(guān)于已經(jīng)被讀取的數(shù)據(jù)的校驗(yàn)和，并且用第一期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和，以及在電源被啟動用于周期性操作的情況下，計(jì)算關(guān)于已經(jīng)被從引導(dǎo)ROM讀取的數(shù)據(jù)的校驗(yàn)和，并且用第二期望的校驗(yàn)和數(shù)值檢驗(yàn)所計(jì)算的校驗(yàn)和。
5.根據(jù)權(quán)利要求4所述的引導(dǎo)處理器的方法，其中根據(jù)來自外部讀取控制電路的信息判斷電源是為該系統(tǒng)而啟動還是為該周期性操作而啟動，該外部讀取控制電路被設(shè)置為即使當(dāng)不執(zhí)行周期性操作時也不被斷電。
6.一種半導(dǎo)體器件，其具有設(shè)置為不斷電的第一模塊以及設(shè)置為當(dāng)?shù)谝荒K通電時被通電和斷電的第二模塊，其中包括引導(dǎo)ROM，用于存儲要在引導(dǎo)處理中讀取的程序、初始值的表數(shù)據(jù)、作為形成該程序和表數(shù)據(jù)的數(shù)據(jù)的總和的第一期望的校驗(yàn)和數(shù)值，以及作為形成該程序的數(shù)據(jù)的總和并且作為數(shù)字值的第二期望的校驗(yàn)和數(shù)值，備份存儲器，用于保存在最后對第二模塊斷電之前處理的表數(shù)據(jù)，通電確定電路，用于確定第一模塊或第二模塊被通電，讀取選擇電路，用于根據(jù)通電確定電路的確定結(jié)果執(zhí)行控制，使得程序、表數(shù)據(jù)和第一期望的校驗(yàn)和數(shù)值將從該引導(dǎo)ROM中讀取，或者程序和第二期望的校驗(yàn)和數(shù)值將從該引導(dǎo)ROM中讀取，以及在最后斷電時備份的表數(shù)據(jù)將從該備份存儲器中讀取，第一存儲器，用于存儲由讀取選擇電路所讀取的程序，第二存儲器，用于存儲由讀取選擇電路所讀取的表數(shù)據(jù)，以及校驗(yàn)和執(zhí)行電路，用于使用第一期望的校驗(yàn)和對存儲在第一存儲器中的程序和存儲在第二存儲器中的表數(shù)據(jù)執(zhí)行校驗(yàn)，或者使用第二期望的校驗(yàn)和對存儲在第一存儲器中的程序執(zhí)行校驗(yàn)。
全文摘要
一種處理器以及引導(dǎo)該處理器的方法，其中取消不必要的電路操作以減小功耗。與指令和表數(shù)據(jù)相關(guān)的第一期望的校驗(yàn)和數(shù)值以及僅僅與指令相關(guān)的第二期望的校驗(yàn)和數(shù)值被保存在引導(dǎo)ROM中。當(dāng)電源被啟動時，如果通電確定電路確定已經(jīng)為系統(tǒng)啟動電源，則讀取選擇電路把指定和表數(shù)據(jù)加載到指令存儲器和表數(shù)據(jù)存儲器，并且校驗(yàn)和執(zhí)行電路使用第一期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)。在已經(jīng)對周期性的操作啟動電路的情況下，把指令加載到指令存儲器，使用第二期望的校驗(yàn)和數(shù)值執(zhí)行校驗(yàn)，并且把存儲在備份存儲器中的表數(shù)據(jù)加載到表數(shù)據(jù)存儲器。因此對于周期性操作從引導(dǎo)ROM加載所需的時間被減少。
文檔編號G06F9/445GK1428954SQ0212485
公開日2003年7月9日 申請日期2002年6月21日 優(yōu)先權(quán)日2001年12月26日
發(fā)明者佐佐木健夫, 黑巖功一, 谷口章二, 柏木隆伸 申請人:富士通株式會社