基于fpga的dds信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)和通信領(lǐng)域，特別是涉及一種基于FPGA的DDS信號發(fā)生器。
【背景技術(shù)】
[0002]DDS (Direct Digital Synthesizer，直接數(shù)字頻率合成)與大多數(shù)的數(shù)字信號處理技術(shù)一樣，它的基礎(chǔ)仍然是奈圭斯特采樣定理。奈圭斯特采樣定理是任何模擬信號進(jìn)行數(shù)字化處理的基礎(chǔ)，它描述的是一個帶限的模擬信號經(jīng)抽樣變成離散序列后可不可以由這些離散序列恢復(fù)出原始模擬信號的問題。
[0003]奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號最高頻率的兩倍時，可以由抽樣得到的離散序列無失真地恢復(fù)出原始模擬信號。只不過在DDS技術(shù)中，這個過程被顛倒過來了。DDS不是對模擬信號進(jìn)行抽樣，而是一個假定抽樣過程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成，如何通過某種方法把已經(jīng)量化的數(shù)值重建原始信號的問題。
[0004]DDS電路一般由參考時鐘、相位累加器、波形存儲器組成。其結(jié)構(gòu)如圖3所示。
[0005]其中，fc為參考時鐘頻率，K為頻率控制字，N為相位累加器位數(shù)，A為波形存儲器地址位數(shù)，D為波形存儲器的數(shù)據(jù)位字長和D/A轉(zhuǎn)換器位數(shù)。
[0006]DDS系統(tǒng)中的參考時鐘通常由一個高穩(wěn)定度的晶體振蕩器來產(chǎn)生，用來作為整個系統(tǒng)各個組成部分的同步時鐘。頻率控制字(Frequency Control Word，F(xiàn)CW)實(shí)際上是二進(jìn)制編碼的相位增量值，它作為相位累加器的輸入。相位累加器由加法器和寄存器級聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。在每一個時鐘脈沖fc，相位累加器把頻率字K累加一次，累加器的輸出相應(yīng)增加一個步長的相位增量，由此可以看出，相位累加器的輸出數(shù)據(jù)實(shí)質(zhì)上是以K為步長的線性遞增序列(在相位累加器產(chǎn)生溢出以前)，它反映了合成信號的相位信息。相位累加器的輸出與波形存儲器的地址線相連，相當(dāng)于對波形存儲器進(jìn)行查表，這樣就可以把存儲在波形存儲器中的信號抽樣值(二進(jìn)制編碼值)查出。在系統(tǒng)時鐘脈沖的作用下，相位累加器不停的累加，即不停的查表。波形存儲器的輸出數(shù)據(jù)送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號，從而將波形重新合成出來。若波形存儲器中存放的是正弦波幅度量化數(shù)據(jù)，那么D/A轉(zhuǎn)換器的輸出是近似正弦波的階梯波，還需要后級的低通平滑濾波器進(jìn)一步抑制不必要的雜波就可以得到頻譜比較純凈的正弦波信號。圖4所示為DDS各個部分的輸出信號。
[0007]由于受到字長的限制，相位累加器累加到一定值后，就會產(chǎn)生一次累加溢出，這樣波形存儲器的地址就會循環(huán)一次，輸出波形循環(huán)一周。相位累加器的溢出頻率即為合成信號的頻率?？梢姡l率控制字K越大，相位累加器產(chǎn)生溢出的速度越快，輸出頻率也就越高。故改變頻率字(即相位增量)，就可以改變相位累加器的溢出時間，在參考頻率不變的條件下就可以改變輸出信號的頻率?，F(xiàn)有的DDS信號發(fā)生器往往是能輸出方波、三角波、正弦波或鋸齒波信號，但使用過程中沒有很好的人機(jī)交互，不能用觸摸屏錄入?yún)?shù)、選擇波形，而且價格高。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問題為:通過FPGA實(shí)現(xiàn)DDS，以使波形輸出穩(wěn)定、精度高，人機(jī)交互友好，操作便捷，成本低。
[0009]本發(fā)明的技術(shù)方案為:
[0010]一種基于FPGA的DDS信號發(fā)生器，包括，
[0011]FPGA，用于發(fā)生DDS信號；
[0012]所述FPGA包括:
[0013]相位累加器，用于在品類關(guān)鍵字K和時鐘fc的作用下產(chǎn)生量化的相位序列；
[0014]波形R0M，接收所述相位累加器發(fā)來的量化的相位序列，對波形ROM進(jìn)行尋址，將所述相位序列對應(yīng)為相應(yīng)的地址，所述地址所對應(yīng)的數(shù)據(jù)就是正弦波的幅度量化序列，當(dāng)ROM地址線上的地址改變時，數(shù)據(jù)線上輸出相應(yīng)的量化值；
[0015]D/A轉(zhuǎn)換器，將ROM輸出的幅度量化序列轉(zhuǎn)化成對應(yīng)的電平輸出。
[0016]本實(shí)用新型還包括觸摸屏，以串口方式和FPGA通信，控制波型的選擇、波型的調(diào)
Τ ο
[0017]所述D/A轉(zhuǎn)換器為8位。本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0018]1.基于FPGA的DDS信號發(fā)生器由觸摸屏錄入?yún)?shù)、選擇波形，人機(jī)交互友好，操作便捷，成本低；
[0019]2.輸出波形精度高，波形穩(wěn)定。
【附圖說明】
[0020]圖1為本實(shí)用新型中的相位累加器的結(jié)構(gòu)圖；
[0021]圖2為本實(shí)用新型中的波形ROM示意圖；
[0022]圖3為本實(shí)用新型的原理結(jié)構(gòu)圖；
[0023]圖4為DDS各個部分的輸出信號圖；
[0024]圖5為本實(shí)用新型的各功能模塊圖。
【具體實(shí)施方式】
[0025]本實(shí)用新型基于FPGA的DDS信號發(fā)生器由觸摸屏控制，通過觸摸屏串口來控制信號發(fā)生電路，通過一次電源模塊來控制二次電源模塊輸出+5V直流電壓。二次電源模塊再控制電壓芯片產(chǎn)生+3.3V和+1.2V的直流電壓。信號發(fā)生電路、二次電源模塊位于一塊印制板上。最后通過數(shù)模(D/A)轉(zhuǎn)換電路的作用是把已經(jīng)合成的波形幅值的數(shù)字量轉(zhuǎn)換成模擬量輸出。
[0026]本實(shí)用新型按照DDS的原理，在FPGA上實(shí)現(xiàn)下面兩次變換:(1)在頻率關(guān)鍵字K和時鐘fc的作用下產(chǎn)生量化了的相位序列，相位累加器的結(jié)構(gòu)如圖1所示，相位累加器在時鐘頻率fc的控制下以步長K作累加，輸出N位的量化相位序列。(2)將量化過后的相位序列送入波形ROM中，對波形ROM進(jìn)行尋址，該序列對應(yīng)為相應(yīng)的地址，地址所對應(yīng)的數(shù)據(jù)就是正弦波的幅度量化序列，波形ROM示意圖如圖2所示，N位相位量化序列通過波形ROM的地址尋址變換，在波形ROM的數(shù)據(jù)端產(chǎn)生基準(zhǔn)的正弦幅度量化序列。當(dāng)ROM地址線上的地址(相位)改變時，數(shù)據(jù)線上輸出相應(yīng)的量化值(幅度量化序列)。波形ROM輸出的幅度量化序列通過D/A轉(zhuǎn)換器轉(zhuǎn)化成對應(yīng)的電平輸出，將數(shù)字信號轉(zhuǎn)換成模擬信號。
[0027] 通過觸摸屏以串口方式和信號發(fā)生器板通信，分別用于控制波型的選擇、波型的調(diào)節(jié)；通過觸摸屏可以選擇輸出波型，如方波、三角波、正弦波、鋸齒波。波型頻率的改變可以通過按觸摸屏上的數(shù)字鍵盤相應(yīng)數(shù)字進(jìn)行輸入。通過觸摸屏所選擇的輸出波形參數(shù)由FPGA接受并查找片內(nèi)波形R0M，將ROM內(nèi)數(shù)據(jù)波型數(shù)據(jù)送給D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬波型信號輸出，輸出部分由一個8位的D/A轉(zhuǎn)換器組成。
【主權(quán)項(xiàng)】
1.一種基于FPGA的DDS信號發(fā)生器，其特征在于，包括， FPGA，用于發(fā)生DDS信號； 所述FPGA包括: 相位累加器，用于在品類關(guān)鍵字K和時鐘fc的作用下產(chǎn)生量化的相位序列； 波形ROM，接收所述相位累加器發(fā)來的量化的相位序列，對波形ROM進(jìn)行尋址，將所述相位序列對應(yīng)為相應(yīng)的地址，所述地址所對應(yīng)的數(shù)據(jù)就是正弦波的幅度量化序列，當(dāng)ROM地址線上的地址改變時，數(shù)據(jù)線上輸出相應(yīng)的量化值； D/A轉(zhuǎn)換器，將ROM輸出的幅度量化序列轉(zhuǎn)化成對應(yīng)的電平輸出。2.根據(jù)權(quán)利要求1所述的基于FPGA的DDS信號發(fā)生器，其特征在于，所述DDS信號發(fā)生器還包括觸摸屏，以串口方式和FPGA通信，控制波型的選擇、波型的調(diào)節(jié)。3.根據(jù)權(quán)利要求1或2所述的基于FPGA的DDS信號發(fā)生器，其特征在于，所述D/A轉(zhuǎn)換器為8位。
【專利摘要】一種基于FPGA的DDS信號發(fā)生器，包括，F(xiàn)PGA，用于發(fā)生DDS信號；所述FPGA包括：相位累加器，用于在品類關(guān)鍵字K和時鐘fc的作用下產(chǎn)生量化的相位序列；波形ROM，接收所述相位累加器發(fā)來的量化的相位序列，對波形ROM進(jìn)行尋址，將所述相位序列對應(yīng)為相應(yīng)的地址，所述地址所對應(yīng)的數(shù)據(jù)就是正弦波的幅度量化序列，當(dāng)ROM地址線上的地址改變時，數(shù)據(jù)線上輸出相應(yīng)的量化值；D/A轉(zhuǎn)換器，將ROM輸出的幅度量化序列轉(zhuǎn)化成對應(yīng)的電平輸出。本實(shí)用新型基于FPGA的DDS信號發(fā)生器由觸摸屏錄入?yún)?shù)、選擇波形，人機(jī)交互友好，操作便捷。
【IPC分類】G05B19/042
【公開號】CN205121246
【申請?zhí)枴緾N201520733714
【發(fā)明人】雒宏偉, 高靜, 楊名軍
【申請人】北京航天光華電子技術(shù)有限公司
【公開日】2016年3月30日
【申請日】2015年9月21日