專利名稱：一種多電源輸入的低壓差穩(wěn)壓器的制作方法
一種多電源輸入的低壓差穩(wěn)壓器
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低壓差穩(wěn)壓器，特別涉及一種多電源輸入的低壓差穩(wěn)壓器。
背景技術(shù)：
如今，便攜電子設(shè)備(比如，平板電腦、智能手機(jī)、筆記本電腦等)基本采用多個(gè)供電電源對其進(jìn)行供電，所述供電電源可以為設(shè)備內(nèi)部的鋰電池，也可以為通過外部可接充電器、適配器或者USB接口等連接器件與便攜電子設(shè)備相連的外部電源。通常，當(dāng)外部電源未與所述便攜電子設(shè)備相連時(shí)，由鋰電池對便攜電子設(shè)備進(jìn)行供電；當(dāng)外部電源與所述便攜電子設(shè)備相連時(shí)，鋰電池供電電路被切斷，外部電源一方面給內(nèi)部鋰電池進(jìn)行充電，另一方面給便攜電子設(shè)備供電，以保證該設(shè)備能正常工作。在便攜電子設(shè)備中，常通過穩(wěn)壓器將鋰電池提供的供電電壓或者外部電源提供的供電電壓進(jìn)行穩(wěn)壓處理后，再提供給其內(nèi)部系統(tǒng)，以保證系統(tǒng)高效率、高性能工作，其中，低壓差穩(wěn)壓器(LDO)以其低成本、高電源波紋抑制、低噪聲輸出等優(yōu)點(diǎn)被大量應(yīng)用于上述便攜電子設(shè)備中。請參考圖1所示，其為現(xiàn)有技術(shù)中單電源輸入的低壓差穩(wěn)壓器的電路示意圖。該低壓差穩(wěn)壓器包括基準(zhǔn)電壓產(chǎn)生電路110、誤差放電器120、調(diào)整管(或者稱作輸出管)MPASS、反饋電路130、過流保護(hù)電路140、補(bǔ)償電路150和使能電路ΕΝΑ。所述基準(zhǔn)電壓產(chǎn)生電路110連接于電源輸入端Vin和接地端G之間，其用于輸出基準(zhǔn)電壓VREF。所述調(diào)整管MPASS (其為PMOS晶體管)的源極和襯體與電源輸入端Vin相連，其漏極與輸出端Vout相連。所述反饋電路130根據(jù)輸出端Vout的電壓輸出反饋電壓VFB。具體為，所述反饋電路包括串聯(lián)于輸出端Vout和接地端G之間的電阻RFl和電阻RF2，其中，電阻RF I和電阻RF2之間的連接節(jié)點(diǎn)的電壓即為其輸出的反饋電壓VFB。所述誤差放大器120用 于對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大，以產(chǎn)生控制信號(hào)MPG。圖1中的誤差放大器120的正相輸入端與反饋電壓VFB相連，其負(fù)相輸入端與基準(zhǔn)電壓VREF相連，其輸出端與所述調(diào)整管MPASS (其為PMOS晶體管)的柵極相連。所述誤差放大器120輸出的控制信號(hào)MPG通過控制所述調(diào)整管MPASS的柵極以調(diào)整所述調(diào)整管MPASS的壓降，從而使所述輸出端Vout輸出穩(wěn)定的電壓。具體調(diào)整過程為:當(dāng)所述輸出端的電壓Vout低于其目標(biāo)電壓時(shí)，其反映為反饋電壓VFB小于基準(zhǔn)電壓VREF，所述誤差放大器120輸出的控制信號(hào)MPG使得所述調(diào)整管MPASS上的壓降減小，從而使輸出電壓Vout增加，進(jìn)而使輸出電壓Vout接近所述目標(biāo)電壓；當(dāng)所述輸出電壓Vout的電壓高于其目標(biāo)電壓時(shí)，其反映為反饋電壓VFB大于基準(zhǔn)電壓VREF，所述誤差放大器120輸出的控制信號(hào)MPG使得所述調(diào)整管MPASS上的壓降增加，從而使輸出電壓Vout減小，進(jìn)而使輸出電壓Vout接近所述目標(biāo)電壓。綜上所述，所述反饋電路130根據(jù)輸出電壓Vout產(chǎn)生反饋電壓VFB，所述誤差放大器120對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大，以產(chǎn)生控制信號(hào)MPG，該控制信號(hào)MPG控制調(diào)整管MPASS的柵極，以調(diào)整所述調(diào)整管MPASS的壓降，從而使所述輸出端Vout輸出穩(wěn)定的電壓。這樣，就形成一個(gè)閉環(huán)負(fù)反饋回路，當(dāng)所述輸出端Vout輸出的電壓穩(wěn)定時(shí)，反饋電壓VFB等于基準(zhǔn)電壓VREF，此時(shí)，所述輸出端Vout輸出的電壓等于目標(biāo)電壓，該目標(biāo)電壓等于VREF(1+RF1/RF2)。所述過流保護(hù)電路140用于對調(diào)整管MPASS進(jìn)行過流保護(hù)，其連接于調(diào)整管MPASS的源極和柵極之間。所述補(bǔ)償電路150用于對由所述反饋電路130和誤差放大器120組成的負(fù)反饋回路進(jìn)行補(bǔ)償，以提高系統(tǒng)的穩(wěn)定性。所述使能電路ENA根據(jù)其輸入端EN輸入的信號(hào)使能所述誤差放電器120。圖1中的所述使能電路ENA的輸出端與所述誤差放大器120的使能端相連。在一個(gè)實(shí)施例中，當(dāng)EN信號(hào)為低電平時(shí)，所述使能電路ENA使所述誤差放大器120處于不工作狀態(tài)(即該單電源輸入的低壓差穩(wěn)壓器不工作);當(dāng)EN信號(hào)為高電平時(shí)，所述使能電路ENA使所述誤差放大器120處于工作狀態(tài)(即該單電源輸入的低壓差穩(wěn)壓器工作)。在多電源輸入的低壓差穩(wěn)壓器中，其中一個(gè)輸入電源為鋰電池(比如其電壓范圍為3.6V 4.2V)，另一個(gè)輸入電源為外部電源(比如其電壓范圍為5V 8V)，現(xiàn)有技術(shù)中的多電源輸入的低壓差穩(wěn)壓器，需要兩個(gè)低壓差穩(wěn)壓器單元，每個(gè)低壓差穩(wěn)壓器單元的電路結(jié)構(gòu)如圖1所示的穩(wěn)壓器，其中一個(gè)低壓差穩(wěn)壓器單元的輸入電源為鋰電池，另一個(gè)低壓差穩(wěn)壓器單元的輸入電源為外部電源，兩個(gè)低壓差穩(wěn)壓器單元的輸出端相連，以輸出相同的穩(wěn)壓電壓Vout。但是，這樣就需要兩套基準(zhǔn)電壓產(chǎn)生電路、兩套誤差放電器、兩套調(diào)整管、兩套反饋電路、兩套相應(yīng)的失調(diào)電壓校準(zhǔn)電路等功能器件，導(dǎo)致芯片面積增大，增加了芯片的成本；同時(shí)，當(dāng)供電電源由Vinl轉(zhuǎn)換為Vin2供電，或供電電源由Vin2轉(zhuǎn)換為Vinl供電時(shí)，不可避免存在相應(yīng)電路的上電建立延遲時(shí)間，導(dǎo)致輸出在重載時(shí)，輸出有較大下跳的現(xiàn)象，這個(gè)下跳電壓會(huì)導(dǎo)致負(fù)載電路工作出現(xiàn)異常，比如導(dǎo)致負(fù)載電路掉電關(guān)機(jī)，音頻設(shè)備出現(xiàn)短時(shí)間雜音。因此，有必要提供一種改進(jìn)的技術(shù)方案來克服上述問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種多電源輸入的低壓差穩(wěn)壓器，其能夠支持至少兩個(gè)輸入電源，并且具有較低的芯片面積和成本。為了解決上述問題，本發(fā)明提供一種多電源輸入的低壓差穩(wěn)壓器，其包括第一電源輸入端Vinl、第二電源輸入端Vin2、輸出端Vout、基準(zhǔn)電壓產(chǎn)生電路、誤差放大電路、反饋電路、第一調(diào)整管和第二調(diào)整管，所述第一調(diào)整管連接于第一電源輸入端Vinl和輸出端Vout之間，所述第二調(diào)整管連接于第二電源輸入端Vin2和輸出端Vout之間；所述基準(zhǔn)電壓產(chǎn)生電路用于輸出基準(zhǔn)電壓VREF ;所述反饋電路根據(jù)輸出端Vout的電壓輸出反饋電壓VFB ;所述誤差放大器用于對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大以產(chǎn)生控制信號(hào)MPG ;當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，所述第二調(diào)整管截止，所述誤差放大器的輸出端MPG與所述第一調(diào)整管的控制端相連；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，所述第一調(diào)整管截止，所述誤差放大器的輸出端MPG與所述第二調(diào)整管的控制端相連。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述第一調(diào)整管包括PMOS晶體管MPASS1，所述PMOS晶體管MPASSl包括襯體端、與第一電源輸入端Vinl相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第一調(diào)整管的控制端的柵極；所述第二調(diào)整管包括PMOS晶體管MPASS2，所述PMOS晶體管MPASS2包括襯體端、與第二電源輸入端Vin2相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第二調(diào)整管的控制端的柵極。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，低壓差穩(wěn)壓器還包括邏輯控制電路，當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASS2截止，使PMOS晶體管MPASS2和MPASSl的襯體端都與第一電源輸入端Vinl相連，使所述誤差放大器的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl相連；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASSl截止，使PMOS晶體管MPASSl和MPASS2的襯體端與第二電源輸入端Vin2相連，使所述誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG2相連。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述邏輯控制電路包括偏置選擇電路、第一開關(guān)SI和第二開關(guān)S2，所述偏置選擇電路用于比較第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低,其第一輸出端VMAX輸出電壓為較高的電源輸入端的電壓,其第二輸出端Body_s根據(jù)第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低輸出控制信號(hào)Body_s ;所述第一開關(guān)SI包括三個(gè)連接端，其第一連接端與誤差放大器的輸出端MPG相連，第二連接端與PMOS晶體管MPASS2的柵極MPG2相連，第三連接端與PMOS晶體管MPASSl的柵極MPGl相連，所述控制信號(hào)Body_S控制所述第一開關(guān)SI的第一連接端選擇性的與其第二連接端或者第三連接端相連；所述第二開關(guān)S2包括三個(gè)連接端，其第一連接端與偏置選擇電路的第一輸出端VMAX相連，其第二連接端與PMOS晶體管MPASSl的柵極MPGl相連，其第三連接端與PMOS晶體管MPASS2的柵極MPG2相連，所述控制信號(hào)Body_s控制所述第一開關(guān)S2的第一連接端選擇性的其第二連接端或者第三連接端相連。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，所述偏置選擇電路260通過其第一輸出端VMAX使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第一電源輸入端Vinl相連；所述偏置選擇電路260的第二輸出端Body_s輸出的控制信號(hào)控制第一開關(guān)SI連通誤差放大器220的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl，控制第二開關(guān)S2連通所述偏置選擇電路260的第一輸出端VMAX與PMOS晶體管MPASS2的柵極MPG2，從而使PMOS晶體管MPASS2截止，當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，所述偏置選擇電路260通過其第一輸出端使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第二電源輸入端Vin2相連；所述偏置選擇電路260的第二輸出端Body_s輸出的控制信號(hào)控制第一開關(guān)SI連通誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG2，控制第二開關(guān)S2連通所述偏置選擇電路的第一輸出端VMAX與PMOS晶體管MPASSl的柵極MPGl，從而使PMOS晶體管MPASSl截止。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述低壓差穩(wěn)壓器還包括過流保護(hù)電路，所述過流保護(hù)電路用于對第一調(diào)整管和第二調(diào)整管進(jìn)行過流保護(hù)。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述低壓差穩(wěn)壓器還包括補(bǔ)償電路，所述補(bǔ)償電路用于對由所述誤差放大器和反饋電路組成的負(fù)反饋回路進(jìn)行補(bǔ)償，以提高系統(tǒng)的穩(wěn)定性。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述低壓差穩(wěn)壓器還包括使能電路，所述使能電路根據(jù)其輸入端EN輸入的信號(hào)使能所述多電源輸入的低壓差穩(wěn)壓器。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述使能電路的輸出端與誤差放電器和基準(zhǔn)電壓產(chǎn)生電路的使能端相連， 當(dāng)EN信號(hào)為第一邏輯電平時(shí)，所述使能電路使能所述誤差放大器和基準(zhǔn)電壓產(chǎn)生電路工作；當(dāng)EN信號(hào)為第二邏輯電平時(shí)，所述使能電路使所述誤差放大器和基準(zhǔn)電壓產(chǎn)生電路不工作。作為本發(fā)明的一個(gè)優(yōu)選的實(shí)施例，所述基準(zhǔn)電壓產(chǎn)生電路、誤差放大電路、反饋電路、過流保護(hù)電路、補(bǔ)償電路和使能電路ENA的電源端都與所述偏置選擇電路的第一輸出端VMAX相連，從而實(shí)現(xiàn)當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，由第一電源為各個(gè)內(nèi)部模塊供電；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，由第二電源為各個(gè)內(nèi)部模塊供電。與現(xiàn)有技術(shù)相比，本發(fā)明中的多電源輸入的低壓差穩(wěn)壓器，其包括以第一電源(比如鋰電池)為輸入電源，輸出穩(wěn)壓電壓Vout的第一低壓差穩(wěn)壓器單元和以第二電源(比如外部電源)為輸入電源，輸出穩(wěn)壓電壓Vout的第二低壓差穩(wěn)壓器單元，且第一低壓差穩(wěn)壓器單元和第二低壓差穩(wěn)壓器單元共用部分器件，不僅節(jié)省了芯片面積，同時(shí)也降低的芯片的成本。

為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:圖1為現(xiàn)有技術(shù)中單電源輸入的低壓差穩(wěn)壓器的電路示意圖；圖2為本發(fā)明中的多電源輸入的低壓差穩(wěn)壓器的在一個(gè)實(shí)施例中的電路示意圖。
具體實(shí)施方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明。此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。本發(fā)明中的多電源輸入的低壓差穩(wěn)壓器，包括以第一電源(比如鋰電池)為輸入電源，輸出穩(wěn)壓電壓Vout的第一低壓差穩(wěn)壓器單元和以第二電源(比如外部電源)為輸入電源，輸出穩(wěn)壓電壓Vout的第二低壓差穩(wěn)壓器單元，且第一低壓差穩(wěn)壓器單元和第二低壓差穩(wěn)壓器單元共用部分器件，不僅節(jié)省了芯片面積，同時(shí)也降低了芯片的成本。請參考圖2所示，其為本發(fā)明中的多電源輸入的低壓差穩(wěn)壓器在一個(gè)實(shí)施例中的示意圖。所述多電源輸入的低壓差穩(wěn)壓器包括第一電源輸入端Vinl、第二電源輸入端Vin2、輸出端Vout、基準(zhǔn)電壓產(chǎn)生電路210、誤差放大電路220、反饋電路230、第一調(diào)整管240和第二調(diào)整管250。所述第一調(diào)整管240連接于第一電源輸入端Vinl和輸出端Vout之間，所述第二調(diào)整管250連接于第二電源輸入端Vin2和輸出端Vout之間。所述基準(zhǔn)電壓產(chǎn)生電路210用于輸出基準(zhǔn)電壓VREF。所述反饋電路230根據(jù)輸出端Vout的電壓輸出反饋電壓VFB。在圖2中，所述反饋電路230包括 串聯(lián)于輸出端Vout和接地端G之間的電阻RFl和電阻RF2，其中，電阻RFl和電阻RF2之間的連接節(jié)點(diǎn)的電壓即為所述反饋電壓VFB。所述誤差放大器220用于對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大，以產(chǎn)生控制信號(hào)MPG。當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源(比如鋰電池)相連(即鋰電池為輸入電源)時(shí)，所述第二調(diào)整管250截止，所述誤差放大器220的輸出端MPG與所述第一調(diào)整管240的控制端相連；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源(比如外部電源)相連(即外部電源為輸入電源)時(shí)，所述第一調(diào)整管240截止，所述誤差放大器220的輸出端MPG與所述第二調(diào)整管250的控制端相連。以下，簡要介紹圖2所示的多電源輸入的低壓差穩(wěn)壓器的工作原理。當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連(即鋰電池為輸入電源)時(shí)，所述第二調(diào)整管250截止，所述誤差放大器220的輸出端MPG與所述第一調(diào)整管240的控制端相連。此時(shí)，由基準(zhǔn)電壓產(chǎn)生電路210、誤差放大器220、反饋電路230和第一調(diào)整管240組成第一低壓差電壓穩(wěn)壓器單元。所述反饋電路230根據(jù)輸出電壓Vout產(chǎn)生反饋電壓VFB，所述誤差放大器220對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大，以產(chǎn)生控制信號(hào)MPG，該控制信號(hào)MPG控制第一調(diào)整管240的控制端，以調(diào)整第一調(diào)整管240的壓降，從而使所述輸出端Vout輸出穩(wěn)定的電壓，這樣，就形成一個(gè)閉環(huán)負(fù)反饋回路。具體調(diào)整過程為:當(dāng)所述輸出端的電壓Vout低于其目標(biāo)電壓VOUT時(shí)，其反映為反饋電壓VFB小于基準(zhǔn)電壓VREF，所述誤差放大器220輸出的控制信號(hào)MPG使所述第一調(diào)整管240上的壓降減小，從而使輸出電壓Vout的電壓增加，進(jìn)而使輸出電壓Vout接近所述目標(biāo)電壓VOUT ；當(dāng)所述輸出電壓Vout的電壓高于其目標(biāo)電壓VOUT時(shí)，其反映為反饋電壓VFB大于基準(zhǔn)電壓VREF，所述第一調(diào)整管240輸出的控制信號(hào)MPG使所述第一調(diào)整管240上的壓降增加，從而使輸出電 壓Vout減小，進(jìn)而使輸出電壓Vout接近所述目標(biāo)電壓V0UT。當(dāng)所述輸出端Vout輸出的電壓穩(wěn)定時(shí)，反饋電壓VFB等于基準(zhǔn)電壓VREF，此時(shí)，所述輸出端Vout輸出的電壓等于目標(biāo)電壓V0UT，該目標(biāo)電壓VOUT=VREf (I+RFl/RF2)。當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連(S卩外部電源為輸入電源)時(shí)，所述第一調(diào)整管240截止，所述誤差放大器220的輸出端與所述第二調(diào)整管250的控制端相連。此時(shí)，由基準(zhǔn)電壓產(chǎn)生電路210、誤差放大器220、反饋電路230和第二調(diào)整管250組成第二低壓差電壓穩(wěn)壓器單元。所述反饋電路230根據(jù)輸出電壓Vout產(chǎn)生反饋電壓VFB，所述誤差放大器220對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大，以產(chǎn)生控制信號(hào)MPG，該控制信號(hào)MPG控制第二調(diào)整管250的控制端，以調(diào)整第二調(diào)整管250的壓降，從而使所述輸出端Vout輸出穩(wěn)定的電壓，這樣，就形成一個(gè)閉環(huán)負(fù)反饋回路。其對所述輸出端Vout的電壓的具體調(diào)整過程與上述第一低壓差電壓穩(wěn)壓器單元的調(diào)整過程相同，在此，不再贅述。當(dāng)所述輸出端Vout輸出的電壓穩(wěn)定時(shí)，反饋電壓VFB等于基準(zhǔn)電壓VREF，此時(shí)，所述輸出端Vout輸出的電壓等于目標(biāo)電壓VOUT，該目標(biāo)電壓VOUT=VREf (I+RFl/RF2)。綜上所述，當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí)，所述第二調(diào)整管250截止，所述誤差放大器220的輸出端與所述第一調(diào)整管240的控制端相連。此時(shí)，由基準(zhǔn)電壓產(chǎn)生電路210、誤差放大器220、反饋電路230和第一調(diào)整管240組成第一低壓差電壓穩(wěn)壓器單元，其使所述輸出端輸出穩(wěn)定的電壓V0UT。當(dāng)?shù)诙娫摧斎攵薞inl與外部電源相連時(shí)，所述第一調(diào)整管240截止，所述誤差放大器220的輸出端與所述第二調(diào)整管250的控制端相連。此時(shí)，由基準(zhǔn)電壓產(chǎn)生電路210、誤差放大器220、反饋電路230和第二調(diào)整管250組成第二低壓差電壓穩(wěn)壓器單元，其使所述輸出端輸出穩(wěn)定的電壓VOUT。所述第一低壓差穩(wěn)壓器單元和第二低壓差穩(wěn)壓器單元共用基準(zhǔn)電壓產(chǎn)生電路210、誤差放大器220、反饋電路230等功能器件，不僅節(jié)省了芯片面積，同時(shí)也降低的芯片的成本。請繼續(xù)參考圖2所示，所述第一調(diào)整管240為PMOS晶體管MPASSl，其包括襯體端、與第一電源輸入端Vinl相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第一調(diào)整管240的控制端的柵極。所述第二調(diào)整管250為PMOS晶體管MPASS2，其包括襯體端、與第二電源輸入端Vin2相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第二調(diào)整管250的控制端的柵極。所述多電源輸入的低壓差穩(wěn)壓器還包括邏輯控制電路(未標(biāo)記)。當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASS2截止、PMOS晶體管MPASS2的襯體端與第一電源輸入端Vinl相連，即所述第二調(diào)整管250截止，且使所述誤差放大器220的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl (即所述第一調(diào)整管240的控制端)相連，所述PMOS晶體管MPASSl的襯體端與第一電源輸入端Vinl相連；當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASSl截止、PMOS晶體管MPASSl的襯體端與第二電源輸入端Vin2相連，即所述誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG2相連，且使所述PMOS晶體管MPASS2的襯體端與第二電源輸入端Vin2相連。在PMOS晶體管MPASSl和MPASS2中分別設(shè)置襯體端，并且當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí)，PMOS晶體管MPASSl和MPASS2的襯體端都與第一電源輸入端Vinl相連；當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，PMOS晶體管MPASSl和MPASS2的襯體端都與第二電源輸入端Vin2相連。PMOS晶體管MPASSl或MPASS2的襯體端連接電壓VMAX (即第一電源輸入端Vinl連接電源則接第一電源輸入端Vinl，第二電源輸入端Vin2連接電源則接第二電源輸入端Vin2，)的原因在于，防止當(dāng)該相應(yīng)的PMOS晶體管MPASSl或MPASS2關(guān)斷時(shí)，其漏極和襯體端產(chǎn)生的正向二極管導(dǎo)通而漏電；當(dāng)二極管的陰極接的電壓高于陽極電壓時(shí)，二極管不導(dǎo)通，不存在反向漏電現(xiàn)象。

在一個(gè)實(shí)施例中，所述邏輯控制電路包括偏置選擇電路260、第一開關(guān)SI和第二開關(guān)S2。 所述偏置選擇電路260用于比較第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低，其第一輸出端VMAX輸出電壓較高的電源輸入端的電壓，其第二輸出端Body_s根據(jù)第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低輸出控制信號(hào)Body_s。所述第一開關(guān)SI包括三個(gè)連接端，其中，第一連接端I與誤差放大器220的輸出端MPG相連，第二連接端2與PMOS晶體管MPASS2的柵極MPG2相連，第三連接端3與PMOS晶體管MPASSl的柵極MPGl相連，所述控制信號(hào)Body_s控制所述第一開關(guān)SI的第一連接端I選擇性的與其第二連接端2或者第三連接端3相連。所述第二開關(guān)S2包括三個(gè)連接端，其中，第一連接端I與偏置選擇電路260的第一輸出端VMAX相連，其第二連接端2與PMOS晶體管MPASSl的柵極MPGl相連，其第三連接端3與PMOS晶體管MPASS2的柵極MPG2相連，所述控制信號(hào)Body_s所述第二開關(guān)S2的第一連接端I選擇性的與其第二連接端2或者第三連接端3相連。以下具體介紹所述偏置選擇電路260、第一開關(guān)SI和第二開關(guān)S2的工作過程。當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí),所述偏置選擇電路260的第一輸出端VMAX輸出鋰電池電壓，即PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第一電源輸入端Vinl相連；所述偏置選擇電路260的第二輸出端Body_s輸出的控制信號(hào)為第一邏輯電平(高電平或者低電平)，以使第一開關(guān)SI連通其第一連接端I和第三連接端3，從而使誤差放大器220的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl相連，使第二開關(guān)S2連通其第一連接端I和第三連接端3，從而使所述偏置選擇電路260的第一輸出端VMAX與PMOS晶體管MPASS2的柵極MPG2相連，由于此時(shí)所述偏置選擇電路260的第一輸出端VMAX輸出鋰電池電壓，因此，使PMOS晶體管MPASS2截止。當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，所述偏置選擇電路260的第一輸出端VMAX輸出外部電源電壓，即PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第二電源輸入端Vin2相連；所述偏置選擇電路260的第二輸出端輸出的控制信號(hào)Body_s為第二邏輯電平(低電平或者高電平)，以使第一開關(guān)SI連通其第一連接端I和第二連接端2，從而使誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG 2相連，使第二開關(guān)S2連通其第一連接端I和第二連接端2，從而使所述偏置選擇電路260的第一輸出端VMAX與PMOS晶體管MPASSl的柵極MPGl相連，由于此時(shí)所述偏置選擇電路260的第一輸出端VMAX輸出外部電源電壓，因此，使PMOS晶體管MPASSl 截止。在其他實(shí)施例中，所述第二開關(guān)S2的第一連接端I也可以與其它高電平信號(hào)相連，只要實(shí)現(xiàn)當(dāng)該高電平信號(hào)與PMOS晶體管MPASSl的柵極或者PMOS晶體管MPASS2的柵極相連時(shí)，使PMOS晶體管MPASSl或者PMOS晶體管MPASS2截止即可。請繼續(xù)參考圖2所示，所述多電源輸入的低壓差穩(wěn)壓器還包括過流保護(hù)電路270、補(bǔ)償電路280和使能電路ΕΝΑ。所述過流保護(hù)電路270用于對第一調(diào)整管240和第二調(diào)整管250進(jìn)行過流保護(hù)。在本實(shí)施例中，所述過流保護(hù)電路270連接于誤差放大器220和第一調(diào)整管240、第二調(diào)整管250之間。所述補(bǔ)償電路280用于對由所述誤差放大器220和反饋電路230組成的負(fù)反饋回路進(jìn)行補(bǔ)償，以提高系統(tǒng)的穩(wěn)定性。在本實(shí)施例中，所述補(bǔ)償電路280連接于誤差放大器220和反饋電路230之間。所述使能電路ENA根據(jù)其輸入端EN輸入的信號(hào)使能所述多電源輸入的低壓差穩(wěn)壓器。在本實(shí)施例中，所述使能電路ENA的輸出端與誤差放電器220和基準(zhǔn)電壓產(chǎn)生電路210的使能端相連。當(dāng)EN信號(hào)為第一邏輯電平時(shí)，所述使能電路ENA使能所述誤差放大器220和基準(zhǔn)電壓產(chǎn)生電路210工作，從而使能所述多電源輸入的低壓差穩(wěn)壓器工作；當(dāng)EN信號(hào)為第二邏輯電平時(shí)，所述使能電路ENA使所述誤差放大器220和基準(zhǔn)電壓產(chǎn)生電路210不工作，從而使所述多電源輸入的低壓差穩(wěn)壓器不工作。在圖2所示的實(shí)施例中，所述基準(zhǔn)電壓產(chǎn)生電路210、誤差放大電路220、反饋電路230、過流保護(hù)電路270、補(bǔ)償電路280和使能電路ENA的電源端都與所述偏置選擇電路260的第一輸出端VMAX相連，從而實(shí)現(xiàn)當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí)，由鋰電池為各個(gè)內(nèi)部模塊供電；當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，由外部電源為各個(gè)內(nèi)部模塊供電。為了便于理解本發(fā)明，以下再次詳細(xì)介紹圖2所示的多電源輸入的低壓差穩(wěn)壓器的工作原理。當(dāng)?shù)谝浑娫摧斎攵薞inl與鋰電池相連時(shí)，所述偏置選擇電路260使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第一電源輸入端Vinl相連；使第一開關(guān)SI連通誤差放大器220的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl ;使第二開關(guān)S2連通第一電源輸入端Vinl與PMOS晶體管MPASS2的柵極MPG2，從而使PMOS晶體管MPASS2截止。此時(shí)，由所述基準(zhǔn)電壓產(chǎn)生電路210、誤差放大電路220、反饋電路230、PMOS晶體管MPASS1、偏置選擇電路260、過流保護(hù)電路270、補(bǔ)償電路280組成第一低壓差穩(wěn)壓器單元，使輸出端輸出穩(wěn)定電壓Vout。當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，所述偏置選擇電路260使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第二電源輸入端Vin2相連；使第一開關(guān)SI連通誤差放大器220的輸出端MPG和PMOS晶體管MPASS2的柵極MPG2，使第二開關(guān)S2連通第二電源輸入端Vin2和PMOS晶體管MPASSl的柵極MPGl，從而使PMOS晶體管MPASSl截止。此時(shí)，由所述基準(zhǔn)電壓產(chǎn)生電路210、誤差放大電路220、反饋電路230、PMOS晶體管MPASS2、偏置選擇電路260、過流保護(hù)電路270、補(bǔ)償電路280組成第二低壓差穩(wěn)壓器單元，使輸出端輸出穩(wěn)定電壓Vout。與現(xiàn)有技術(shù)中的多電源輸入的低壓差穩(wěn)壓器相比，圖2中的多電源輸入的低壓差穩(wěn)壓器在圖1所示的單電源輸入的低壓差穩(wěn)壓器的基礎(chǔ)上僅增加了一個(gè)調(diào)節(jié)管以及邏輯控制電路，從而大大節(jié)省了芯片的面積，降低了芯片的成本。在本發(fā)明中，“連接”、相連、“連”、“接”等表示電性相連的詞語，如無特別說明，則表示直接或間接的電性連接。 需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的具體實(shí)施方式
所做的任何改動(dòng)均不脫離本發(fā)明的權(quán)利要求書的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述具體實(shí)施方式
。
權(quán)利要求
1.一種多電源輸入的低壓差穩(wěn)壓器,其特征在于，其包括第一電源輸入端Vinl、第二電源輸入端Vin2、輸出端Vout、基準(zhǔn)電壓產(chǎn)生電路、誤差放大電路、反饋電路、第一調(diào)整管和第二調(diào)整管， 所述第一調(diào)整管連接于第一電源輸入端Vinl和輸出端Vout之間，所述第二調(diào)整管連接于第二電源輸入端Vin2和輸出端Vout之間； 所述基準(zhǔn)電壓產(chǎn)生電路用于輸出基準(zhǔn)電壓VREF ； 所述反饋電路根據(jù)輸出端Vout的電壓輸出反饋電壓VFB ； 所述誤差放大器用于對反饋電壓VFB和基準(zhǔn)電壓VREF的差值進(jìn)行放大以產(chǎn)生控制信號(hào) MPG ； 當(dāng)?shù)谝浑娫摧斎攵薞inl 與第一電源相連時(shí)，所述第二調(diào)整管截止，所述誤差放大器的輸出端MPG與所述第一調(diào)整管的控制端相連；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，所述第一調(diào)整管截止，所述誤差放大器的輸出端MPG與所述第二調(diào)整管的控制端相連。
2.根據(jù)權(quán)利要求1所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于， 所述第一調(diào)整管包括PMOS晶體管MPASSl，所述PMOS晶體管MPASSl包括襯體端、與第一電源輸入端Vinl相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第一調(diào)整管的控制端的柵極； 所述第二調(diào)整管包括PMOS晶體管MPASS2，所述PMOS晶體管MPASS2包括襯體端、與第二電源輸入端Vin2相連的第一連接端、與輸出端Vout相連的第二連接端和作為所述第二調(diào)整管的控制端的柵極。
3.根據(jù)權(quán)利要求2所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，其還包括邏輯控制電路， 當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASS2截止，使PMOS晶體管MPASS2和MPASSl的襯體端都與第一電源輸入端Vinl相連，使所述誤差放大器的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl相連； 當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，所述邏輯控制電路使所述PMOS晶體管MPASSl截止，使PMOS晶體管MPASSl和MPASS2的襯體端與第二電源輸入端Vin2相連，使所述誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG2相連。
4.根據(jù)權(quán)利要求3所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，所述邏輯控制電路包括偏置選擇電路、第一開關(guān)SI和第二開關(guān)S2， 所述偏置選擇電路用于比較第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低，其第一輸出端VMAX輸出電壓為較高的電源輸入端的電壓，其第二輸出端Body_s根據(jù)第一電源輸入端Vinl和第二電源輸入端Vin2的電壓高低輸出控制信號(hào)Body_s ； 所述第一開關(guān)SI包括三個(gè)連接端，其第一連接端與誤差放大器的輸出端MPG相連，第二連接端與PMOS晶體管MPASS2的柵極MPG2相連，第三連接端與PMOS晶體管MPASSl的柵極MPGl相連，所述控制信號(hào)Body_S控制所述第一開關(guān)SI的第一連接端選擇性的與其第二連接端或者第三連接端相連； 所述第二開關(guān)S2包括三個(gè)連接端，其第一連接端與偏置選擇電路的第一輸出端VMAX相連，其第二連接端與PMOS晶體管MPASSl的柵極MPGl相連，其第三連接端與PMOS晶體管MPASS2的柵極MPG2相連，所述控制信號(hào)Body_s控制所述第一開關(guān)S2的第一連接端選擇性的其第二連接端或者第三連接端相連。
5.根據(jù)權(quán)利要求4所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于， 當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí),所述偏置選擇電路260通過其第一輸出端VMAX使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第一電源輸入端Vinl相連；所述偏置選擇電路260的第二輸出端Body_s輸出的控制信號(hào)控制第一開關(guān)SI連通誤差放大器220的輸出端MPG與PMOS晶體管MPASSl的柵極MPGl，控制第二開關(guān)S2連通所述偏置選擇電路260的第一輸出端VMAX與PMOS晶體管MPASS2的柵極MPG2，從而使PMOS晶體管MPASS2截止， 當(dāng)?shù)诙娫摧斎攵薞in2與外部電源相連時(shí)，所述偏置選擇電路260通過其第一輸出端使PMOS晶體管MPASSl的襯體端和PMOS晶體管MPASS2的襯體端都與第二電源輸入端Vin2相連；所述偏置選擇電路260的第二輸出端Body_s輸出的控制信號(hào)控制第一開關(guān)SI連通誤差放大器220的輸出端MPG與PMOS晶體管MPASS2的柵極MPG2，控制第二開關(guān)S2連通所述偏置選擇電路的第一輸出端VMAX與PMOS晶體管MPASSl的柵極MPGl，從而使PMOS晶體管MPASSl截止。
6.根據(jù)權(quán)利要求5所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，其還包括過流保護(hù)電路，所述過流保護(hù)電路用于對第一調(diào)整管和第二調(diào)整管進(jìn)行過流保護(hù)。
7.根據(jù)權(quán)利要求6所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，其還包括補(bǔ)償電路，所述補(bǔ)償電路用于對由所述誤差放大器和反饋電路組成的負(fù)反饋回路進(jìn)行補(bǔ)償，以提高系統(tǒng)的穩(wěn)定性。
8.根據(jù)權(quán)利要求7所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，其還包括使能電路，所述使能電路根據(jù)其輸入端EN輸入的信號(hào)使能所述多電源輸入的低壓差穩(wěn)壓器。
9.根據(jù)權(quán)利要求8所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，所述使能電路的輸出端與誤差放電器和基準(zhǔn)電壓產(chǎn)生電路的使能端相連， 當(dāng)EN信號(hào)為第一邏輯電平時(shí)，所述使能電路使能所述誤差放大器和基準(zhǔn)電壓產(chǎn)生電路工作； 當(dāng)EN信號(hào)為第二邏輯電平時(shí)，所述使能電路使所述誤差放大器和基準(zhǔn)電壓產(chǎn)生電路不工作。
10.根據(jù)權(quán)利要求8或者9所述的多電源輸入的低壓差穩(wěn)壓器，其特征在于，所述基準(zhǔn)電壓產(chǎn)生電路、誤差放大電路、反饋電路、過流保護(hù)電路、補(bǔ)償電路和使能電路ENA的電源端都與所述偏置選擇電路的第一輸出端VMAX相連，從而實(shí)現(xiàn)當(dāng)?shù)谝浑娫摧斎攵薞inl與第一電源相連時(shí)，由第一電源為各個(gè)內(nèi)部模塊供電；當(dāng)?shù)诙娫摧斎攵薞in2與第二電源相連時(shí)，由第二電源為各個(gè)內(nèi)部模塊供電。
全文摘要
本發(fā)明提供一種多電源輸入的低壓差穩(wěn)壓器，其包括第一電源輸入端、第二電源輸入端、輸出端、誤差放大電路、第一調(diào)整管和第二調(diào)整管，所述第一調(diào)整管連接于第一電源輸入端和輸出端之間，所述第二調(diào)整管連接于第二電源輸入端和輸出端之間；所述誤差放大器用于根據(jù)反饋電壓和基準(zhǔn)電壓產(chǎn)生控制信號(hào)。當(dāng)?shù)谝浑娫摧斎攵伺c第一電源相連時(shí)，所述第二調(diào)整管截止，所述誤差放大器的輸出端與所述第一調(diào)整管的控制端相連；當(dāng)?shù)诙娫摧斎攵伺c第二電源相連時(shí)，所述第一調(diào)整管截止，所述誤差放大器的輸出端與所述第二調(diào)整管的控制端相連。這樣，其能夠支持至少兩個(gè)輸入電源，并且具有較低的芯片面積和成本。
文檔編號(hào)G05F1/569GK103218003SQ201310149589
公開日2013年7月24日 申請日期2013年4月26日 優(yōu)先權(quán)日2013年4月26日
發(fā)明者王才寶 申請人:無錫中星微電子有限公司