專利名稱：一種適用于寬輸入范圍的高壓預(yù)調(diào)整降壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片供電電路，尤其是指一種將芯片外部高壓直流供電電壓轉(zhuǎn)換為可 供芯片內(nèi)部使用的低壓直流電壓的高壓預(yù)調(diào)整降壓電路。
背景技術(shù)：
目前的開(kāi)關(guān)電源高壓芯片一般均有高、低兩個(gè)電源。一個(gè)是外加的高壓輸入電源， 主要對(duì)開(kāi)關(guān)管以及與其相關(guān)的模塊進(jìn)行供電。另一個(gè)是低壓內(nèi)部電源，為內(nèi)部控制部分和 低壓電路供電，由一個(gè)穩(wěn)壓模塊得到。穩(wěn)壓模塊一般采用LDO(Low Dropout Regulator，低 壓差線性穩(wěn)壓器)結(jié)構(gòu)，但LD0 —般不能耐高壓，之前還要通過(guò)一個(gè)預(yù)調(diào)整降壓電路將高輸 入電壓降到合適的值給LD0做輸入電源，轉(zhuǎn)化模塊圖如圖1所示，U3模塊現(xiàn)有技術(shù)中簡(jiǎn)單 的LD0電路如圖2所示。對(duì)于圖1中的高壓預(yù)調(diào)整降壓電路，目前普遍采用的電路結(jié)構(gòu)如圖3所示。它由 分壓模塊1和輸出模塊2組成。分壓模塊1由N個(gè)柵極和漏極短接的大寬長(zhǎng)比PM0S管以 及電阻串聯(lián)而成，N的取值主要看芯片內(nèi)部供電電壓的值。輸出模塊2由一個(gè)N型功率M0S 管組成。輸入電壓標(biāo)記為Vin，預(yù)調(diào)整后的輸出電壓標(biāo)記為Vtemp。功率M0S管漏端與Vin 相連，源端與輸出Vtemp相連，同時(shí)通過(guò)一個(gè)電容旁路到地?，F(xiàn)在參考圖3普遍采用的降壓電路結(jié)構(gòu)來(lái)描述本發(fā)明所要改進(jìn)的問(wèn)題由于Ml到 Mn的PM0S管的寬長(zhǎng)比足夠大，由公式
、 ,\ 21D
^GS 丁 ^TH G I
I c ——
^ L式中，VGS為MOS管的柵源電壓，VTH為M0S管的閾值電壓，ID為漏電流，‘為載流
W
子遷移率，為單位面積的柵氧化層電容，——為M0S管的寬長(zhǎng)比?？梢灾總€(gè)PM0S管柵源
電壓近似等于該管的閾值電壓VTH。當(dāng)ID—定時(shí)，一的值越大，則V^越接近VTH。當(dāng)一
一定時(shí)，ID越小，則越接近VTH。所以N型功率管NMP0W的柵電壓為nVTH，而功率管NMP0W 的柵源電壓也近似等于其閾值電壓VNPTH，因此，通過(guò)調(diào)節(jié)電阻R1的大小與串聯(lián)PM0S管的寬 長(zhǎng)比和個(gè)數(shù)，就可以得到合適的輸出電壓Vtemp，即nVTH-VNPTH。當(dāng)輸入電壓Vin降到nVTH以 下后，輸出電壓Vtemp = Vin-VNPTH。由此看出當(dāng)輸入電壓Vin降到nVTH以下后，Vin必須比 片內(nèi)供電電源大一個(gè)功率M0S管閾值電壓的值，而此值典型值在2V左右。這就較大的限制 了 Vin下限值，從而限制了芯片的應(yīng)用范圍。例如在汽車照明領(lǐng)域，在天氣寒冷的時(shí)候，啟動(dòng)裝置會(huì)令電池供電電壓大幅下跌，可跌至6V左右。由于LED驅(qū)動(dòng)器的輸入供電端連接電池的輸入端，因此像剎車燈這類涉及 駕駛安全的汽車燈必須不受冷啟動(dòng)的影響，甚至必須能夠在這種情況下繼續(xù)正常運(yùn)行。而 這類LED驅(qū)動(dòng)芯片的內(nèi)部供電電壓一般為5V左右。這樣若用圖3的預(yù)調(diào)整降壓電路，冷啟 動(dòng)時(shí)只能提供內(nèi)部4V左右的內(nèi)部電壓，使芯片不能正常工作。

發(fā)明內(nèi)容
本發(fā)明需解決的問(wèn)題是克服現(xiàn)有高壓降壓電路存在的問(wèn)題，提供一種輸入電壓下 限可低至芯片內(nèi)部供電電壓、能夠適應(yīng)較寬輸入范圍的高壓預(yù)調(diào)整降壓電路。為了實(shí)現(xiàn)上述目的，本發(fā)明設(shè)計(jì)出一種適用于寬輸入范圍的高壓預(yù)調(diào)整降壓電 路，所述的高壓預(yù)調(diào)整降壓電路設(shè)置于芯片內(nèi)受電單元之前，包括當(dāng)輸入高壓時(shí)可以恒定 輸出預(yù)調(diào)整后的低電壓的高壓恒定輸出電路和當(dāng)輸入電壓低于某個(gè)閾值時(shí)可輸出跟隨輸 入電壓變化的輸出電壓的低壓跟隨電路，所述的高壓恒定輸出電路與低壓跟隨電路設(shè)有共 有的電壓輸入端Vin和低電壓輸出端Vtemp。所述的高壓恒定輸出電路包括包括一個(gè)控制輸出的第一功率M0S管和一條分壓 支路，所述的分壓支路由第一電阻和第二電阻以及N個(gè)柵漏短接的M0S管串聯(lián)構(gòu)成，第一功 率M0S管的漏端接輸入，源端接輸出，柵端接第二電阻與N個(gè)串聯(lián)M0S管之間，第一電阻一 端接輸入，一端與第二電阻相接。第二電阻一端與第一電阻相接，另一端接第一個(gè)柵漏短接 的M0S管的源端，N個(gè)柵漏短接的M0S管依次漏源相接，第N個(gè)柵漏短接的M0S管的漏端接 地。所述的低壓跟隨電路包括控制輸出的第二功率M0S管和兩條分壓支路，其中一條 分壓支路由另N個(gè)柵漏短接的M0S管串聯(lián)構(gòu)成，另一條分壓支路由第三電阻和第一 M0S管 和第二 M0S管串聯(lián)而成，第四電阻和第五電阻串聯(lián)在兩條分壓支路的干路上，第二功率M0S 管的漏端接輸出，源端接輸入，柵端接第一 M0S管的漏端。N個(gè)柵漏短接的M0S管依次漏源 相接，同時(shí)第一個(gè)柵漏短接的M0S管源端接輸入，柵端同時(shí)接第一 M0S管的柵端，第N個(gè)柵 漏短接的M0S管漏端接第二 M0S管的源端，源端接第二 M0S管的柵端。第一 M0S管的源端 接輸入電壓，第三電阻接于第一 M0S管的漏端與第二 M0S管的漏端之間。第二 M0S管的源 端同時(shí)接第四電阻的一端，第四電阻的另一端接第五電阻一端，第五電阻另一端接地。所述的第一 M0S管(MP1)是P型M0S管，第二 M0S管(MN1)是N型M0S管，且第一 M0S管(MP1)的寬長(zhǎng)比比第二 M0S管(MN1)的寬長(zhǎng)比大的多。本發(fā)明在普通高壓恒定輸出模塊基礎(chǔ)上添加了當(dāng)輸入電壓低于閾值時(shí)，輸出電壓 等于輸入電壓且跟隨輸入電壓變化的低壓跟隨模塊，基于此低壓跟隨模塊的高壓預(yù)調(diào)整降 壓電路可拓寬輸入電壓的下限。在本發(fā)明中，輸入高壓時(shí)第一功率M0S管工作，第二功率 M0S管關(guān)斷，輸出恒定的預(yù)調(diào)整電壓。低壓時(shí)第一功率M0S管，第二功率M0S管工作，輸出電 壓等于輸入電壓且跟隨輸入電壓變化，從而拓寬了輸入電壓的下限，使該電路有更廣的應(yīng) 用范圍。輸出的預(yù)調(diào)整電壓可以連接到一個(gè)欠壓檢測(cè)模塊來(lái)檢測(cè)是否欠壓，從而控制芯片 的工作。輸出的預(yù)調(diào)整電壓可以連接LD0穩(wěn)壓模塊，產(chǎn)生更加恒定的芯片內(nèi)部工作電壓。


圖1為本發(fā)明高壓預(yù)調(diào)整降壓電路實(shí)際應(yīng)用中的原理方框圖2為現(xiàn)有的低壓差線性穩(wěn)壓器LD0電路圖；圖3為現(xiàn)有的高壓預(yù)調(diào)整降壓電路的電路原理圖；圖4為本發(fā)明高壓預(yù)調(diào)整降壓電路的電路原理圖；圖5為本發(fā)明高壓預(yù)調(diào)整降壓電路中欠壓檢測(cè)電路的電路原理圖。
具體實(shí)施例方式為了便于本領(lǐng)域技術(shù)人員的理解，下面將結(jié)合具體實(shí)施例及附圖對(duì)本發(fā)明的結(jié)構(gòu) 原理作進(jìn)一步的詳細(xì)描述如圖1所示，本發(fā)明高壓預(yù)調(diào)整降壓電路是連接在外加的高壓輸入電源輸入端 Vin和低壓差線性穩(wěn)壓器LD0模塊U3之間，為芯片內(nèi)受電單元提供低壓電源，LD0模塊U3 可以當(dāng)作為穩(wěn)壓模塊，但因LD0模塊U3不能耐高壓，因此在LD0模塊U3之前還要通過(guò)一個(gè) 預(yù)調(diào)整降壓模塊U1將高輸入電壓降到合適的值給LD0做輸入電源，該預(yù)調(diào)整降壓模塊U1 可以與欠壓檢測(cè)模塊U2連接，用于檢測(cè)預(yù)調(diào)整降壓模塊U1是否欠壓。如圖2所示，現(xiàn)有的低壓差線性穩(wěn)壓器LD0包括比較器EA、電阻R1、R2、電容C1和 三極管NPN，上述組成為現(xiàn)有的成熟電路，具體的連接關(guān)系在此不再詳述。如圖4所示，本發(fā)明高壓預(yù)調(diào)整降壓電路的一實(shí)施例，所述的高壓預(yù)調(diào)整降壓電 路設(shè)置于芯片內(nèi)受電單元之前，包括當(dāng)輸入高壓時(shí)可以恒定輸出預(yù)調(diào)整后的低電壓的高壓 恒定輸出電路和當(dāng)輸入電壓低于某個(gè)閾值時(shí)可輸出跟隨輸入電壓變化的輸出電壓的低壓 跟隨電路，所述的高壓恒定輸出電路與低壓跟隨電路設(shè)有共有的電壓輸入端Vin和低電壓 輸出端Vtemp。所述的高壓恒定輸出電路包括包含第一電阻R1和第二電阻R2以及N個(gè)串聯(lián)的柵 漏短接的M0S管MR1到MRn。模塊4包括第一功率M0S管NMP0W，第一功率M0S管NMP0W的 漏端接輸入，源端接輸出，柵端接第二電阻R2與MR1之間，第一電阻R1 —端接輸入，一端與 第二電阻R2相接。第二電阻R2—端與第一電阻R1相接，另一端接MR1的源端，MR1到MRn 依次漏源相接，MRn的漏端接地。所述的低壓跟隨電路包括控制輸出的第二功率M0S管和包含N個(gè)串聯(lián)的柵漏短接 的M0S管ML1到MLn。模塊3由第三電阻R3、第一 M0S管MP1和第二 M0S管MN1串聯(lián)而成。 模塊5包含第二功率M0S管PMP0W。模塊2和模塊3并聯(lián)相接，在他們的干路上接有第四電 阻R4和第五電阻R5。第二功率M0S管PMP0W的漏端接輸出，源端接輸入，柵端接第一 M0S 管MP1的漏端。ML1到MLn依次漏源串聯(lián)相接，同時(shí)ML1源端接輸入，柵端同時(shí)接第一 M0S 管MP1的柵端。而MLn漏端接第二 M0S管麗1的源端，源端接第二 M0S管麗1的柵端。第一 M0S管MP1的源端接輸入電壓，第三電阻R3接于第一 M0S管MP1的漏端與第二 M0S管麗1 的漏端之間。第二 M0S管麗1的源端同時(shí)接第四電阻R4的一端，第四電阻R4的另一端接 第五電阻R5 —端，第五電阻R5另一端接地。所述的第一 M0S管(MP1)是P型M0S管，第二 M0S管(MN1)是N型M0S管，且第一 M0S管(MP1)的寬長(zhǎng)比比第二 M0S管(MN1)的寬長(zhǎng)比大的多。所述的低壓跟隨模塊中第二功率M0S管(PMP0W)與第一功率M0S管(NMP0W)不同， 它是P型功率M0S管，且漏極接輸出Vtemp，源極接輸入Vin，柵極接在第一 M0S管(MP1)的 漏端，開(kāi)關(guān)狀態(tài)由第一M0S管(MP1)控制，而此處的功率M0S管如同第一功率M0S管(NMP0W)一樣可并聯(lián)多個(gè)使用。如圖5所示，本發(fā)明所述的預(yù)調(diào)整電壓與可檢測(cè)是否欠壓的欠壓檢測(cè)電路連接， 所述的欠壓檢測(cè)電路連接包括電壓比較器Ul(COMP)，電壓比較器U1的正輸入端與參考電 壓端Vref連接，電壓比較器U1的負(fù)輸入端與低電壓輸出端Vtemp連接，電壓比較器U1的 輸出端Uvlo與芯片連接。本發(fā)明的工作原理是假設(shè)MR1到MRn以及ML1到MLn的閾值電壓為VTH，第一功率M0S管NMP0W和第二
功率M0S管PMP0W的閾值電壓為VNPTH。當(dāng)Vin遠(yuǎn)大于nVTH，由公式S 1 G ^可
/ ——
以看出，由于模塊1中第一電阻R1和第二電阻R2的大阻值和M0S管MR1到MRn的大寬長(zhǎng) 比，使得模塊4中第一功率M0S管NMP0W的柵極電壓近似等于nVTH，輸出電壓Vtemp等于 nVTH_VNPTH。而對(duì)于模塊2可知ML1到MLn的每個(gè)M0S管的柵源電壓也可近似認(rèn)為為VTH，誤 差大約在0. 2V到0. 3V左右。模塊3中第一 M0S管MP1和第二 M0S管麗1的柵源電壓則等 于ML1到MLn的每個(gè)M0S管的柵源電壓。由于第二 M0S管MN1的寬長(zhǎng)比比第一 M0S管MP1 的小的多，由公式 其中第一 MOS管MP1和第二 MOS管麗1的溝道長(zhǎng)度調(diào)制系數(shù)。Ves為第一 M0S管
w W
MP1和第二 M0S管MN1的柵源電壓，("ph (7)2為第一 M0S管MP1和第二 M0S管MN1的寬
Ld
長(zhǎng)比，為第一 M0S管MP1和第二 M0S管麗1的載流子遷移率，VTH VTH2為第一 MOS管MP1和 第二 M0S管MN1的閾值電壓，VDS1 VDS2為第一 M0S管MP1和第二 M0S管MN1的漏源電壓。可 知說(shuō)很小。而由于一般|VTH|比VTH2高0. IV到0. 2V，當(dāng)Vin遠(yuǎn)大于！^^時(shí)，第一 M0S管MP1
(V iv Y
和第二 M0S管麗1的柵源電壓Ves比VTH大大約0. 2V到0. 3V。所以可得依然
渙aKth )
較小，從而可知VDS2比VDS1大的多，使得模塊5中的第二功率M0S管PMP0W的柵電壓近似等 于Vin，第二功率M0S管PMP0W關(guān)斷。當(dāng)Vin降到接近11\11時(shí)，模塊4中的第一功率M0S管NMP0W的柵極電壓等于Vin。 而對(duì)于模塊2可知ML1到MLn的每個(gè)M0S管的柵源電壓將極接近于VTH，誤差將會(huì)變得較小，
此時(shí)^^^急劇的增大，使 of gtT2、2變得較大，從而使VDS1比VDS2大的多，從而使得模塊5中的第二功 率M0S管PMP0W開(kāi)啟。從而對(duì)流過(guò)第一功率M0S管NMP0W的電流進(jìn)行分流，而第一功率M0S管NMP0W的柵極電壓等于Vin不變，則其源電位將上升，同時(shí)也即第二功率M0S管PMP0W的 漏電壓上升，使得第一功率M0S管NMP0W和第二功率M0S管PMP0W工作在深線性區(qū)。至此 輸出Vtemp將比Vin低極小的第一功率M0S管NMP0W和第二功率M0S管PMP0W漏源壓降， 即Vtemp將跟隨Vin輸出。根據(jù)芯片內(nèi)部的工作電壓要求，可給Vin設(shè)置一個(gè)欠壓值，即Vin低到該值時(shí)芯片 內(nèi)部工作電壓達(dá)不到要求，需要關(guān)斷芯片工作。對(duì)于圖1中U2模塊一個(gè)簡(jiǎn)單的欠壓鎖定電 路如圖5所示。包括一個(gè)基準(zhǔn)電壓Vref的輸入，第一、二、三電阻R1、R2、R3，第一電容C和 一個(gè)電壓比較器C0MP。根據(jù)芯片內(nèi)部的工作電壓要求通過(guò)合理設(shè)置第二、三電阻R2、R3的 阻值，即可達(dá)到欠壓鎖定功能，即輸出UVL0翻轉(zhuǎn)，達(dá)到控制芯片關(guān)斷的目的。以上結(jié)合了附圖對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，然而實(shí)施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成 對(duì)本發(fā)明的限定，如分壓支路M0S管的個(gè)數(shù)N的取值，以及并聯(lián)多個(gè)功率管的使用，僅為本 發(fā)明的較佳實(shí)施例，并非用于限制本發(fā)明的實(shí)施方案，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的構(gòu)思， 所做出的適當(dāng)變通或修改，都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種適用于寬輸入范圍的高壓預(yù)調(diào)整降壓電路，所述的高壓預(yù)調(diào)整降壓電路設(shè)置于芯片內(nèi)受電單元之前，其特征在于包括當(dāng)輸入高壓時(shí)可以恒定輸出預(yù)調(diào)整后的低電壓的高壓恒定輸出電路和當(dāng)輸入電壓低于某個(gè)閾值時(shí)可輸出跟隨輸入電壓變化的輸出電壓的低壓跟隨電路，所述的高壓恒定輸出電路與低壓跟隨電路設(shè)有共有的電壓輸入端Vin和低電壓輸出端Vtemp。
2.根據(jù)權(quán)利要求1所述的高壓預(yù)調(diào)整降壓電路，其特征在于所述的高壓恒定輸出電 路包括一個(gè)控制輸出的第一功率M0S管和一條分壓支路，所述的分壓支路由第一電阻和第 二電阻以及N個(gè)柵漏短接的M0S管串聯(lián)構(gòu)成，第一功率M0S管的漏端接輸入，源端接輸出， 柵端接第二電阻與N個(gè)串聯(lián)M0S管之間，第一電阻一端接輸入，一端與第二電阻相接。第二 電阻一端與第一電阻相接，另一端接第一個(gè)柵漏短接的M0S管的源端，N個(gè)柵漏短接的M0S 管依次漏源相接，第N個(gè)柵漏短接的M0S管的漏端接地。
3.根據(jù)權(quán)利要求1或2所述的高壓預(yù)調(diào)整降壓電路，其特征在于所述的低壓跟隨電 路包括控制輸出的第二功率M0S管和兩條分壓支路，其中一條分壓支路由另N個(gè)柵漏短接 的M0S管串聯(lián)構(gòu)成，另一條分壓支路由第三電阻和第一 M0S管和第二 M0S管串聯(lián)而成，第四 電阻和第五電阻串聯(lián)在兩條分壓支路的干路上，第二功率M0S管的漏端接輸出，源端接輸 入，柵端接第一 M0S管的漏端，N個(gè)柵漏短接的M0S管依次漏源相接，同時(shí)第一個(gè)柵漏短接 的M0S管源端接輸入，柵端同時(shí)接第一 M0S管的柵端，第N個(gè)柵漏短接的M0S管漏端接第二 M0S管的源端，源端接第二 M0S管的柵端。第一 M0S管的源端接輸入電壓，第三電阻接于第 一 M0S管的漏端與第二 M0S管的漏端之間。第二 M0S管的源端同時(shí)接第四電阻的一端，第 四電阻的另一端接第五電阻一端，第五電阻另一端接地。
4.根據(jù)權(quán)利要求3所述的高壓預(yù)調(diào)整降壓電路，其特征在于所述的第一M0S管(MP1) 是P型M0S管，第二 M0S管(MN1)是N型M0S管，且第一 M0S管(MP1)的寬長(zhǎng)比比第二 M0S 管(MN1)的寬長(zhǎng)比大的多。
全文摘要
本發(fā)明公開(kāi)了一種適用于寬輸入范圍的高壓預(yù)調(diào)整降壓電路，所述的高壓預(yù)調(diào)整降壓電路設(shè)置于芯片內(nèi)受電單元之前，包括當(dāng)輸入高壓時(shí)可以恒定輸出預(yù)調(diào)整后的低電壓的高壓恒定輸出電路和當(dāng)輸入電壓低于某個(gè)閾值時(shí)可輸出跟隨輸入電壓變化的輸出電壓的低壓跟隨電路，所述的高壓恒定輸出電路與低壓跟隨電路設(shè)有共有的電壓輸入端Vin和低電壓輸出端Vtemp。本發(fā)明適用于寬輸入范圍的高壓預(yù)調(diào)整降壓電路的輸入電壓下限可低至芯片內(nèi)部供電電壓并能夠適應(yīng)較寬輸入范圍。
文檔編號(hào)G05F3/24GK101853041SQ20101013485
公開(kāi)日2010年10月6日 申請(qǐng)日期2010年3月26日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者于奇, 劉浩, 寧寧, 羅謙 申請(qǐng)人:東莞電子科技大學(xué)電子信息工程研究院