專利名稱：電壓調節(jié)器電路的制作方法
技術領域：
本發(fā)明涉及一種用于將穩(wěn)定電壓提供給負載單元的電壓調節(jié)器電路。
背景技術：
例如，用作時序控制器的邏輯控制電路和用作其電源的電壓調節(jié)器電路被內建在用于蜂窩電話的LCD(液晶顯示)控制器驅動器的集成電路中。電壓調節(jié)器電路輸出基于邏輯控制電路的耐受電壓性能而指定的恒壓。即，電壓調節(jié)器電路被提供有用于抑制超過恒壓(過沖)的電壓的生成的電路。 在下面描述根據上述電壓調節(jié)器電路的現有技術。日本未經審查的專利申請公開No. 2007-219795公布一種電路，該電路被提供有輸出晶體管，該輸出晶體管被連接在輸入和輸出端之間；控制晶體管，該控制晶體管用于截止輸出晶體管；分壓電阻器，該分壓電阻器用于劃分輸出電壓以生成第一和第二分壓；第一差分放大器，該第一差分放大器用于輸入第一分壓和基準電壓，并且驅動輸出晶體管；以及第二差分放大器，該第二差分放大器用于輸入第二分壓和基準電壓，并且驅動控制晶體管。日本未經審查的專利申請公開No. 2007-21 9795公布的是，其能夠消除配平電路并且還消除溫度波動。
日本未經審查的專利申請公開No. 2007-11947公布一種電路，該電路被提供有P型M0SFET，該P型MOSFET具有被連接至源極端的輸入電源端和被連接至漏極端的輸出端；第一和第二電阻器，該第一和第二電阻器被連接在輸出端和接地端之間；比較器，該比較器用于將通過第一和第二電阻器劃分輸出端的輸出電壓而獲得的反饋電壓與基準電壓進行比較，并且將要被輸入至P型MOSFET的柵極端的電壓進行改變，使得反饋電壓與基準電壓相匹配。該電路進一步包括N型M0SFET，該N型M0SFET與P型M0SFET并聯連接，當輸出電壓處于預定電壓時被截止，并且當輸出電壓被減少時導通。日本未經審查的專利申請公開No. 2007-11947公布的是，如果負載電流快速地增加并且輸出電壓被減少，那么N型MOSFET導電以提供負載電流，使得能夠減少輸出電壓的波動。 然而，在日本未經審查的專利申請公開No. 2007-219795中公布的電路中，如果比較器檢測到過沖，那么輸出晶體管被截止，并且從輸入端到輸出端的電流被完全地阻止。這引起不能處理對輸出端的負載波動的問題。即，在此構造中，如果輸出晶體管被截止，由運算放大器和電阻器組成的反饋電路的操作完全地停止，并且輸出端不能保持電壓。因此，在過沖被生成之后，當被施加給輸出端的負載突然變化時，反饋電路可以重復返回和停止。
圖6示出根據諸如上述的現有技術的電路的操作波形。圖6示出要被輸入至運算放大器的控制信號30、從電路輸出的輸出電壓31、基準電壓32、來自于比較器的輸出(比較器輸出)33、以及輸出晶體管的柵極電勢34。當控制信號30在時序Tl被導通時，柵極電勢34變化為導通側。當輸出電壓31在時序T2超過基準電壓32時，比較器輸出33變化為與在過沖被生成時一樣的電平電壓，并且柵極電勢34更改為截止側。如果在時序3將負載施加給輸出端，那么輸出電壓31瞬時被減少到基準電壓32以下，比較器輸出33更改為與在過沖沒有被生成時一樣的電平電壓， 且柵極電勢34更改為導通側。然后，反饋電路返回，輸出電壓31再次超過基準電壓32，并且反饋電路重復返回和停止。本發(fā)明人已經發(fā)現了如下的問題，其引起輸出電壓31的振蕩。

發(fā)明內容
本發(fā)明的實施例的第一示例性方面是電壓調節(jié)器電路，該電壓調節(jié)器電路包括輸入電路，該輸入電路輸入電壓；輸出電路，該輸出電路輸出電壓；第一差分放大器，該第一差分放大器比較來自于輸出電路的反饋電壓和預定的基準電壓；第一晶體管，該第一晶體管具有被連接至輸入電路的源極、被連接至輸出電路的漏極、以及輸入來自于第一差分放大器的輸出的柵極；第二晶體管，該第二晶體管具有被連接至輸入電路的源極、被連接至輸出電路的漏極、以及輸入來自于第一差分放大器的輸出的柵極，并且電流驅動能力小于第一晶體管；以及過沖調節(jié)電路，如果反饋電壓超過預定值，則該過沖調節(jié)電路截止第一晶體管。 通過上述方面，當過沖被生成時，通過過沖調節(jié)電路第一輸出晶體管被截止，并且過沖被消除。這時，第二輸出晶體管能夠保持導通狀態(tài)。指定第二輸出晶體管的電流驅動能力(柵極寬度)小于第一輸出晶體管，并且允許將不會直接地影響過沖的電流量。這使得即使當處理過沖時，輸出電路也能保持預定的電壓。當處理過沖時，即使負載被施加給輸出電路，此電壓也會快速地減少輸出電路的電壓降，并且還抑制由第一輸出晶體管的擺動而引起的輸出電壓的振蕩等等。 如上所示，本發(fā)明不僅防止過沖，而且在過沖被生成之后穩(wěn)定輸出電壓。


結合附圖，從某些示例性實施例的以下描述中，以上和其它示例性方面、優(yōu)點和特征將更加明顯，其中 圖1示出根據本發(fā)明的電壓調節(jié)器電路的基本構造； 圖2示出根據本發(fā)明的第一示例性實施例的電壓調節(jié)器電路的基本構造；
圖3示出根據本發(fā)明的第一示例性實施例的電壓調節(jié)器電路的操作波形；
圖4示出根據本發(fā)明的第二示例性實施例的電壓調節(jié)器電路的基本構造；
圖5示出根據本發(fā)明的第三示例性實施例的電壓調節(jié)器電路的基本構造；以及
圖6示出根據現有技術的電壓調節(jié)器電路的操作波形。
具體實施例方式
在下文中，參考附圖描述本發(fā)明的示例性實施例。注意的是，在不同的示例性實施
例中，通過相同的符號表示具有相同的或者類似的作用的組件，并且省略其解釋。[第一示例性實施例] 圖1示出根據本發(fā)明的電壓調節(jié)器電路1的基本構造。電壓調節(jié)器電路1包括輸入電路2，該輸入電路2用于輸入電壓；輸出電路3，該輸出電路3用于輸出電壓；第一差分放大器4，該第一差分放大器4用于將預定的基準電壓與來自于輸出電路3的反饋電壓進行比較；第一晶體管5，該第一晶體管5具有被連接至輸入電路2的源極、被連接至輸出電路3的漏極、以及輸入來自于第一差分放大器4的輸出的柵極；第二晶體管6，該第二晶體管6具有被連接至輸入電路2的源極、被連接至輸出電路3的漏極、以及輸入來自于第一差分放 大器4的輸出的柵極，并且第二晶體管6的電流驅動能力小于第一晶體管5 ;以及過沖調節(jié) 電路7，該過沖調節(jié)電路7用于當反饋電壓超過預定值時截止第一晶體管5。
通過上述構造，當過沖被生成時，通過過沖調節(jié)電路7截止第一輸出晶體管5，以 消除過沖。這時，第二輸出晶體管6能夠保持導通狀態(tài)。指定第二輸出晶體管6的電流驅 動能力(柵極寬度)小于第一輸出晶體管5，并且還允許將不會直接地影響過沖的電流量。 這使得即使當處理過沖時，輸出電路3也能保持預定的電壓。當處理過沖時，即使負載被施 加給輸出電路3，該電壓能夠快速地減少輸出電路3的電壓降，并且還抑制是由第一輸出晶 體管14的擺動而引起的輸出電壓的振蕩等等。即，其不僅防止過沖，而且在過沖生成之后 穩(wěn)定輸出電壓。 圖2示出根據第一示例性實施例的電壓調節(jié)器電路11的構造。例如，電壓調節(jié)器 電路11是，內建在用于蜂窩電話的LCD控制器驅動器的集成電路中的電路。電壓調節(jié)器電 路11包括直流電源12、焊盤13、運算放大器16、第一輸出晶體管14、第二輸出晶體管15、 比較器24、控制晶體管27、以及開關電路19。 運算放大器16是現有技術中眾所周知的放大器，其放大基準電壓和反饋電壓之 間的差，并且輸出被放大的電壓。在第一示例性實施例中，運算放大器16的差分輸入端的 負側被連接至基準電壓電路17，并且正側被連接至是由兩個電阻器20和21組成的反饋電 阻器的中間點。 第一輸出晶體管14根據通過稍后描述的比較器24的過沖的檢測操作和運算放大 器16的反饋操作來切換導通/截止。至于第一輸出晶體管14，源極被連接至直流電源12， 漏極被連接至焊盤13，并且柵極經由稍后描述的開關電路1 9被連接至運算放大器1 6的 輸出端。此外，第一輸出晶體管14是PM0S晶體管。 第二輸出晶體管15根據通過運算放大器16的反饋操作來切換導通/截止。至于 第二輸出晶體管15，源極被連接至直流電源12，漏極被連接至焊盤13，并且柵極被連接至 運算放大器16的輸出端。此外，指定第二輸出晶體管15的電流驅動能力(柵極寬度)小 于第一輸出晶體管14。第二輸出晶體管15是PMOS晶體管。 比較器24在現有技術中是眾所周知的比較器，其根據基準電壓和反饋電壓之間 的差輸出L或者H電平電壓。在此示例性實施例中，比較器24的差分輸入端的負側被連接 至直流電源25，正側被連接至第一輸出晶體管14的漏極和焊盤13之間的中間點。
控制晶體管27根據通過比較器24的過沖的檢測操作來切換導通/截止。對于控 制晶體管27，源極被連接至直流電源12，漏極被連接至第一輸出晶體管1 4的柵極，并且柵 極經由反相器28被連接至比較器24的輸出端?？刂凭w管27是PM0S晶體管。根據此連 接關系，如果控制晶體管27被導通，那么第一輸出晶體管14被截止。當L電平電壓被輸入 至柵極時，即當從比較器24輸出H電平電壓時，換言之，當過沖被生成時，控制晶體管27被 導通。 開關電路19是由反相器28、 NMOS晶體管29、以及PMOS晶體管30組成。NMOS晶 體管29的柵極被連接至反相器28的輸出端。PMOS晶體管30的柵極被連接至比較器24的 輸出端。NMOS晶體管29和PMOS晶體管30的源極被相互連接在一起，并且還被連接至運算 放大器1 6的輸出端。NMOS晶體管29和PMOS晶體管30的漏極被相互連接在一起，并且還被連接至第一輸出晶體管的柵極和控制晶體管27的漏極。如果通過開關電路l 9從比較 器24輸出H電平電壓，即當過沖被生成時，L電平電壓被輸入至控制晶體管27的柵極，以 使其導通，并且第一輸出晶體管14被截止。注意的是，在本示例性實施例中，盡管上面的轉 換開關被用作開關電路19，但是本發(fā)明不限于此，而是能夠使用實行相似的效果的電路。
通過上述構造，當比較器24輸出H電平電壓(當過沖被生成)時，控制晶體管27 被截止，并且第一輸出晶體管14被導通。然后經由第一輸出晶體管14的電流被阻擋，以消 除過沖。這時，不管來自于比較器24的輸出如何，對第二輸出晶體管15進行控制，從而第二 輸出晶體管能夠保持導通狀態(tài)。這使得即使當處理過沖時，也能夠將電流經由第二輸出晶 體管15提供給焊盤13。第二輸出晶體管15的電流驅動能力被指定(柵極寬度被選擇)， 使得這時流動的電流將不會直接地影響過沖。通過第二輸出晶體管15的電流，即使當處理 過沖時也能夠將電壓提供給焊盤13。當處理過沖時，即使負載被施加給焊盤13，該電壓也 能快速地減少焊盤13的電壓降，并且還抑制由第一輸出晶體管14的擺動引起的輸出電壓 的振蕩等等。 圖3示出具有上述構造的電壓調節(jié)器電路11的操作波形。圖3示出要被輸入至 運算放大器16的控制信號30、來自于焊盤13的輸出電壓31、用于確定過沖的生成的基準 電壓32、來自于比較器24的輸出(比較器輸出)33、第二輸出晶體管1 5的柵極電勢(第 二柵極電勢)、以及第一輸出晶體管14的柵極電勢35 (第一柵極電勢)。
當在時序Tl導通控制信號30時，第二柵極電勢34和第一柵極電勢35更改為導 通側。當在時序T2，輸出電壓31超過基準電壓32時，比較器33更改為與在當過沖被生成 時一樣的電平電壓，并且第一柵極電壓35更改為截止側。在時序T3，預定的負載被施給焊 盤13。這時，輸出電壓31瞬時被減少到低于基準電壓32以下，比較器輸出33更改為與當 過沖沒有被生成時一樣的電平電壓，并且第一柵極電壓35更改為導通側。除了這些，輸出 電壓31還瞬時被減少到低于基準電壓32以下，并且比較器輸出33和第一柵極電勢35跟 隨輸出電壓31，然而第二柵極電勢從開始到結束始終保持在導通側。然后，即使在過沖被生 成，和在焊盤13的電壓被保持之后，第二輸出晶體管15繼續(xù)提供電源。因此，當處理過沖 時，即使負載被施加給焊盤13，也能夠快速地減少焊盤13的電壓降，并且從而能夠穩(wěn)定輸 出電壓31。[第二示例性實施例] 圖4示出根據本發(fā)明的第二示例性實施例的電壓調節(jié)器電路41的構造。電壓調
節(jié)器電路41包括反饋電阻器，該反饋電阻器是由三個電阻42、43、以及44組成。然后，比較
器45的差分輸入端的負側被連接至電阻43和44之間的中間點，并且正側被連接至基準電
壓電路l 7。通過這樣使用反饋電阻器的中間點作為比較器45的基準電壓，能夠取消諸如
電源裝置的電路組件。[第三示例性實施例] 圖5示出根據本發(fā)明的第三示例性實施例的電壓調節(jié)器電路5 1的構造。在電壓 調節(jié)器電路5 1中，三個電阻52、53、以及54被布置在基準電壓電路17的輸出單元中。然 后，這些電阻52、53、以及54的中間點被連接至運算放大器56的差分輸入端的負側，并且還 被連接至比較器57的差分輸入端的負側。通過使用通過將一個基準電壓電路17的輸出劃 分而獲得的中間點作為比較器57和運算放大器56的基準電壓，能夠減少電路組件。
雖然已經按照若干示例性實施例描述了本發(fā)明，但是本領域的技術人員將理解， 本發(fā)明可以在權利要求的精神和范圍內以各種修改形式來實現，并且本發(fā)明并不限于上述 的示例。 此外，權利要求的范圍不受到上述的示例性實施例的限制。 此外，應當注意的是，申請人意在涵蓋所有權利要求要素的等同形式，即使在后期 的審查過程中對權利要求進行過修改亦是如此。
權利要求
一種電壓調節(jié)器電路，包括輸入電路，所述輸入電路輸入電壓；輸出電路，所述輸出電路輸出電壓；第一差分放大器，所述第一差分放大器比較預定的基準電壓和來自于所述輸出電路的反饋電壓；第一晶體管，所述第一晶體管具有被連接至所述輸入電路的源極、被連接至所述輸出電路的漏極、以及輸入來自于所述第一差分放大器的輸出的柵極；第二晶體管，所述第二晶體管具有被連接至所述輸入電路的源極、被連接至所述輸出電路的漏極、以及輸入來自于所述第一差分放大器的輸出的柵極，并且電流驅動能力小于所述第一晶體管；以及過沖調節(jié)電路，如果反饋電壓超過預定值，則所述過沖調節(jié)電路截止所述第一晶體管。
2. 根據權利要求1所述的電壓調節(jié)器電路，其中，所述過沖調節(jié)電路包括 第二差分放大器，所述第二差分放大器比較預定的基準電壓和所述反饋電壓； 控制晶體管，所述控制晶體管與可切換的第一晶體管相連接；以及開關電路，所述開關電路根據來自于所述第二差分放大器的輸出來切換所述控制晶體管。
3. 根據權利要求2所述的電壓調節(jié)器電路，其中，所述第二差分放大器的差分輸入端 輸入由預定的電源端生成的恒壓和所述反饋電壓。
4. 根據權利要求2所述的電壓調節(jié)器電路，其中，所述第二差分放大器的差分輸入端輸入要被輸入至所述第一差分放大器的所述基準電壓和通過多個電阻器劃分所述反饋電 壓而獲得的電壓。
5. 根據權利要求2所述的電壓調節(jié)器電路，其中，所述第二差分放大器的差分輸入端 輸入通過多個電阻器劃分要被輸入至所述第一差分放大器的所述基準電壓而獲得的電壓 和所述反饋電壓。
全文摘要
本發(fā)明提供了一種電壓調節(jié)器電路，該電壓調節(jié)器電路包括輸入電路，該輸入電路輸入電壓；輸出電路，該輸出電路輸出電壓；第一差分放大器，該第一差分放大器比較預定的基準電壓和來自于輸出電路的反饋電壓；第一晶體管，該第一晶體管具有被連接至輸入電路的源極、被連接至輸出電路的漏極、以及輸入來自于第一差分放大器的輸出的柵極；第二晶體管，該第二晶體管具有被連接至輸入電路的源極、被連接至輸出電路的漏極、以及輸入來自于第一差分放大器的輸出的柵極，并且其電流驅動能力小于第一晶體管；以及過沖調節(jié)電路，如果反饋電壓超過預定值，則該過沖調節(jié)電路截止第一晶體管。
文檔編號G05F1/56GK101782786SQ20101000400
公開日2010年7月21日 申請日期2010年1月14日 優(yōu)先權日2009年1月20日
發(fā)明者河越弘和 申請人:恩益禧電子股份有限公司