專利名稱：一種高精度時間測量電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子測量領(lǐng)域，具體的講，涉及一種高精度時間測量電路。
背景技術(shù)：
時間測量是一種將時間間隔轉(zhuǎn)換為數(shù)字信號的技術(shù)，傳統(tǒng)的時間測量多采用脈沖計數(shù)的方式進行，即利用一個高速的時鐘在被測的時間間隔內(nèi)計數(shù)，依據(jù)計數(shù)值和脈沖周期計算出時間，這種方式只適用于對計量精度要求不高的場合，精度很難突破ns級別。近年來由于CMOS電路工藝的不斷發(fā)展，出現(xiàn)了利用信號通過邏輯門的傳播延時進行時間測量的新技術(shù)，該技術(shù)可以將時間測量分辨率提高到一個單位邏輯門的最小延時(在0. 35um 工藝、25°C、3. 3V供電電壓下約為50皮秒)。但CMOS工藝下邏輯電路延時容易受電壓、溫度等外部因素的影響，必須采用一定的校正或補償措施才能保證測量的精度。由于半導體制造工藝的限制，需要采取復雜的補償技術(shù)才能保證邏輯電路在各種工藝角和應用環(huán)境下有穩(wěn)定的延時，且補償電路需要針對特定的工藝進行設(shè)計，增加了設(shè)計難度，不利于電路結(jié)構(gòu)的移植和產(chǎn)品升級，例如授權(quán)公告號為CN100539428C的實用新型專利中提及到的“一種高性能時間數(shù)字轉(zhuǎn)換器電路架構(gòu)”，該電路架構(gòu)由采用了補償控制源方式，這種設(shè)計方式對實現(xiàn)工藝有很強的依賴性，需要全定制的設(shè)計流程，設(shè)計復雜度很高。

實用新型內(nèi)容本實用新型要解決的技術(shù)問題是提供一種高精度時間測量電路，該電路采用純數(shù)字電路方式實現(xiàn)，容易在不同工藝上實現(xiàn)，結(jié)構(gòu)簡單。本實用新型采用如下技術(shù)方案實現(xiàn)實用新型目的一種高精度時間測量電路，包括環(huán)形振蕩器和與其連接的粗計數(shù)器，其特征是所述環(huán)形振蕩器和所述粗計數(shù)器都連接鎖存與編碼電路，所述環(huán)形振蕩器和所述鎖存與編碼電路都連接校準電路；所述校準電路用于輸入時間測量的起始、結(jié)束信號和參考時鐘信號； 所述環(huán)形振蕩器用于產(chǎn)生測量時間內(nèi)反相器延時個數(shù)，所述粗計數(shù)器用于記錄測量時間內(nèi)脈沖上升沿數(shù)值和脈沖下降沿數(shù)值，所述鎖存和編碼電路用于鎖存所述粗計數(shù)器的上升沿計數(shù)值、下降沿計數(shù)值和當前環(huán)形振蕩器的反相器狀態(tài)，并對這三組鎖存數(shù)據(jù)進行編碼，輸出值為測量時間內(nèi)反相器延時的個數(shù)。作為對本技術(shù)方案的進一步限定，所述環(huán)形振蕩電路包括一個與非門和一組反相器，所述每個反相器的輸出連接下一個反相器的輸入，所述與非門的一個輸入端連接所述校準電路，另一個輸入端連接最后一級反相器的輸出，所述與非門的輸出連接所述第一級反相器的輸入。作為對本技術(shù)方案的進一步限定，所述粗計數(shù)器包括上升沿高速計數(shù)器和下降沿高速計數(shù)器。作為對本技術(shù)方案的進一步限定，所述上升沿高速計數(shù)器包括一組上升沿D觸發(fā)
器和一組與門。[0009]作為對本技術(shù)方案的進一步限定，所述下降沿高速計數(shù)器包括一組下降沿D觸發(fā)
器和一組與門。作為對本技術(shù)方案的進一步限定，所述鎖存與編碼電路包括下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器、環(huán)振狀態(tài)鎖存器和編碼電路，所述下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器和環(huán)振狀態(tài)鎖存器都連接到所述編碼電路。與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點和積極效果是本電路測量精度高，時間測量的分辨率為一級反相器的延時(在0. 35um工藝、25°C、3. 3V供電電壓下約為50皮秒)，該電路采用純數(shù)字電路方式實現(xiàn)，容易在不同工藝上實現(xiàn)，結(jié)構(gòu)簡單，可以廣泛應用于激光測距，超聲波熱計量、超聲波流量測量等領(lǐng)域。

圖1為本實用新型優(yōu)選實施例的結(jié)構(gòu)方框圖。圖2為本實用新型優(yōu)選實施例的環(huán)形振蕩器電路原理圖。圖3為本實用新型優(yōu)選實施例的粗計數(shù)器電路原理圖。圖4為本實用新型優(yōu)選實施例的上升沿高速計數(shù)器的電路原理圖。圖5為本實用新型優(yōu)選實施例的下降沿高速計數(shù)器的電路原理圖。圖6為本實用新型優(yōu)選實施例的鎖存和編碼電路原理圖。圖7為本實用新型優(yōu)選實施例的校準電路工作波形圖。
具體實施方式
以下結(jié)合附圖和優(yōu)選實施例對本實用新型作更進一步的詳細描述。參見圖1 一圖7，本實用新型包括校準電路、環(huán)形振蕩器、鎖存和編碼電路和粗計數(shù)器，所述環(huán)形振蕩器連接粗計數(shù)器，所述環(huán)形振蕩器和所述粗計數(shù)器都連接鎖存與編碼電路，所述環(huán)形振蕩器和所述鎖存與編碼電路都連接校準電路。所述校準電路用于輸入時間測量的起始、結(jié)束信號和參考時鐘信號；所述環(huán)形振蕩器用于產(chǎn)生測量時間內(nèi)反相器延時個數(shù)；所述粗計數(shù)器用于記錄測量時間內(nèi)脈沖上升沿數(shù)值和脈沖下降沿數(shù)值；所述鎖存和編碼電路用于鎖存所述粗計數(shù)器的上升沿計數(shù)值、下降沿計數(shù)值和當前環(huán)形振蕩器的反相器狀態(tài)，并對這三組鎖存數(shù)據(jù)進行編碼，輸出值為測量時間內(nèi)反相器延時的個數(shù)。在非校準狀態(tài)下，校準電路根據(jù)外部起始信號和外部結(jié)束信號產(chǎn)生時間測量的起始信號和結(jié)束信號，在校準狀態(tài)下，根據(jù)參考時鐘產(chǎn)生時間測量的起始信號和結(jié)束信號，校準電路是根據(jù)圖7所示的波形設(shè)計，現(xiàn)有技術(shù)實現(xiàn)此波形的電路都可作為校準電路，在此不再贅述。所述環(huán)形振蕩電路包括一個與非門和一組反相器，所述每個反相器的輸出連接下一個反相器的輸入，所述與非門的一個輸入端連接所述校準電路，另一個輸入端連接最后一級反相器的輸出，所述與非門的輸出連接所述第一級反相器的輸入。所述環(huán)形振蕩電路包括1個與非門和n-1個反相器，其中η為奇數(shù)，與非門和每個反相器的傳播延時均為t，在使能信號有效的情況下，相當于一個由η個反相器構(gòu)成的環(huán)形振蕩器，環(huán)形振蕩器輸出時鐘周期為ait。所述粗計數(shù)器包括上升沿高速計數(shù)器和下降沿高速計數(shù)器，計數(shù)時鐘為環(huán)形振蕩器的輸出時鐘，它輸出兩個數(shù)值上升沿計數(shù)器的計數(shù)值和下降沿計數(shù)器的計數(shù)值。[0025]如圖4所示，以6位計數(shù)器為例，所述上升沿高速計數(shù)器包括6個上升沿D觸發(fā)器和部分組合邏輯，其連接方式保證了時鐘上升沿到來時，計數(shù)值的各個位同時變化，最大程度減少了毛刺。如圖5所示，以6位計數(shù)器為例，所述下降沿高速計數(shù)器包括6個下降沿D觸發(fā)器和部分組合邏輯，其連接方式保證了時鐘下降沿到來時，計數(shù)值的各個位同時變化，最大程度減少了毛刺。所述鎖存與編碼電路包括下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器、環(huán)振狀態(tài)鎖存器和編碼電路，所述下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器和環(huán)振狀態(tài)鎖存器都連接到所述編碼電路。在時間測量的結(jié)束時刻，時間測量的結(jié)束信號將當前環(huán)形振蕩器中的每個反相器的狀態(tài)鎖存到環(huán)振狀態(tài)鎖存器中，同時將當前粗計數(shù)器的上升沿計數(shù)值和下降沿計數(shù)值分別鎖存到上升沿計數(shù)值鎖存器和下降沿計數(shù)值鎖存器中，這兩組鎖存值分別標記為Nr和Nf，編碼電路對這三組鎖存數(shù)據(jù)進行編碼，輸出值為時間起始信號到結(jié)束信號這段時間內(nèi)反相器延時的個數(shù)。鎖存器的鎖存時鐘與被鎖存的數(shù)據(jù)之間為異步關(guān)系，因此 Nr和Nf兩組鎖存值有較高的出錯幾率，本實用新型所述的電路結(jié)構(gòu)保證了這兩組鎖存值最多只有一組出現(xiàn)錯誤，編碼電路設(shè)計了特殊的編碼方式，從Nr和Nf中選出正確的一組數(shù)據(jù)進行計算，標記為K，K的選擇方式具體如下將所有可能的2η種環(huán)振狀態(tài)按時間先后順序排列，以環(huán)振狀態(tài)的最低位由1變0的時刻(即環(huán)振時鐘下降沿)為中心位置，由此往前數(shù)(η+1)/2個狀態(tài)，往后數(shù)(η-1)/2個狀態(tài)，這η個狀態(tài)定義為一個區(qū)間，若鎖存的環(huán)振狀態(tài)落在此區(qū)間之內(nèi)，K選擇Nr，否則選擇Nf。編碼電路根據(jù)鎖存的環(huán)振狀態(tài)和選定的K值計算出被測時間間隔內(nèi)反相器延時的個數(shù)，Nt的計算公式為Nt = 2nK+F。其中F由鎖存環(huán)振狀態(tài)以及K的選擇得到，F(xiàn)的編碼方式如下第一步，將鎖存環(huán)振狀態(tài)進行變換，從左側(cè)開始隔位取反，具體方式為最高位不變，次高位取反，以此類推，變換后的η位二進制數(shù)標記為L。第二步，計算L中1的個數(shù)，標記為NUM_0NES ；L的最高位標記為Lmsb。第三步，若Lmsb 為 0，則 F=n_NUM_0NES ；若 Lmsb=I 且 K 的取值為 Nr，則 F=n+NUM_ ONES ；若 Lmsb=I 且 K 的取值為 Nf，F(xiàn)=NUM_0NES_n。以n=15為例，一個可行的編碼表如下表所示
權(quán)利要求1.一種高精度時間測量電路，包括環(huán)形振蕩器和與其連接的粗計數(shù)器，其特征是所述環(huán)形振蕩器和所述粗計數(shù)器都連接鎖存與編碼電路，所述環(huán)形振蕩器和所述鎖存與編碼電路都連接校準電路；所述校準電路用于輸入時間測量的起始、結(jié)束信號和參考時鐘信號； 所述環(huán)形振蕩器用于產(chǎn)生測量時間內(nèi)反相器延時個數(shù)，所述粗計數(shù)器用于記錄測量時間內(nèi)脈沖上升沿數(shù)值和脈沖下降沿數(shù)值，所述鎖存和編碼電路用于鎖存所述粗計數(shù)器的上升沿計數(shù)值、下降沿計數(shù)值和當前環(huán)形振蕩器的反相器狀態(tài)，并對這三組鎖存數(shù)據(jù)進行編碼，輸出值為測量時間內(nèi)反相器延時的個數(shù)。
2.根據(jù)權(quán)利要求1所述高精度時間測量電路，其特征是所述環(huán)形振蕩電路包括一個與非門和一組反相器，所述每個反相器的輸出連接下一個反相器的輸入，所述與非門的一個輸入端連接所述校準電路，另一個輸入端連接最后一級反相器的輸出，所述與非門的輸出連接所述第一級反相器的輸入。
3.根據(jù)權(quán)利要求1所述高精度時間測量電路，其特征是所述粗計數(shù)器包括上升沿高速計數(shù)器和下降沿高速計數(shù)器。
4.根據(jù)權(quán)利要求3所述高精度時間測量電路，其特征是所述上升沿高速計數(shù)器包括一組上升沿D觸發(fā)器和一組與門。
5.根據(jù)權(quán)利要求3所述高精度時間測量電路，其特征是所述下降沿高速計數(shù)器包括一組下降沿D觸發(fā)器和一組與門。
6.根據(jù)權(quán)利要求1所述高精度時間測量電路，其特征是所述鎖存與編碼電路包括下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器、環(huán)振狀態(tài)鎖存器和編碼電路，所述下降沿計數(shù)值鎖存器、上升沿計數(shù)值鎖存器和環(huán)振狀態(tài)鎖存器都連接到所述編碼電路。
專利摘要本實用新型公開了一種高精度時間測量電路，包括環(huán)形振蕩器和與其連接的粗計數(shù)器，其特征是所述環(huán)形振蕩器和所述粗計數(shù)器都連接鎖存與編碼電路，所述環(huán)形振蕩器和所述鎖存與編碼電路都連接校準電路。本電路測量精度高，時間測量的分辨率為一級反相器的延時(在0.35um工藝、25℃、3.3V供電電壓下約為50皮秒)，該電路采用純數(shù)字電路方式實現(xiàn)，容易在不同工藝上實現(xiàn)，結(jié)構(gòu)簡單，可以廣泛應用于激光測距，超聲波熱計量、超聲波流量測量等領(lǐng)域。
文檔編號G04F10/04GK202166844SQ20112021414
公開日2012年3月14日 申請日期2011年6月23日 優(yōu)先權(quán)日2011年6月23日
發(fā)明者劉同強, 單來成, 宋金鳳, 尚緒樹, 桑濤, 邱德華, 郝振剛 申請人:山東力創(chuàng)科技有限公司