一種剛柔板結合的高速波控系統(tǒng)的制作方法
【專利摘要】本實用新型公開一種剛柔板結合的高速波控系統(tǒng)，其特征在于：包括FPGA模塊、延遲線陣列模塊、T/R陣列模塊和用于外接插件的接口信號連接器；所述FPGA模塊包括FPGA主控芯片、分別與FPGA主控芯片連接的電平轉換芯片和存儲單元、與FPGA主控芯片連接的多個分路FPGA，所述分路FPGA通過并行控制總線與延遲線陣列模塊連接，延遲線陣列模塊與T/R陣列通過信號連接；所述接口信號連接器與電平轉換芯片連接。本實用新型結構簡單，抗振性能好，采用剛柔結合的方式，保證模塊的機械應力，并且還具有超快速的波束控制。
【專利說明】
一種剛柔板結合的高速波控系統(tǒng)
技術領域
[0001 ]本實用新型具體涉及一種剛柔板結合的高速波控系統(tǒng)。
【背景技術】
[0002]隨著電子技術和信息科技的不斷發(fā)展，電子設備特別是通信產(chǎn)品朝著更高信號傳輸速率發(fā)展，同時也朝著小型化、輕薄化發(fā)展。
[0003]現(xiàn)目前，復雜的電路設計需要占用相當面積的PCB，但實際應用中由于波控性能、機械結構和小型化等方面的要求，經(jīng)常不可能在一塊PCB上實現(xiàn)系統(tǒng)所需的所有功能，解決這一問題的傳統(tǒng)方式是將電路劃分成幾個不同的PCB板，分別實現(xiàn)不同的功能，而PCB板之間信號采用連接器方式互聯(lián)，連接器主要有兩種連接方式:1、連接器直接對插;2、連接器轉線纜。而采用連接器連接，此方式主要存在如下缺點，波控性能較差，需要額外考慮連接器波控性能和板卡機械應力，并且在連接器對插方式，對加工及電裝精度要求高;且連接器轉線纜方式下，線纜設計較繁瑣。
[0004]目前，在相控陣雷達系統(tǒng)中，波束控制電路是天線單元的一個重要部件對波束控制的電路一般采用FPGA來實現(xiàn)，并利用相關集成電路模塊組成的板級系統(tǒng)完成。波束控制電路接收上位機輸出的原始參數(shù)，經(jīng)過解算后設置天線延遲線模塊和T/R組件狀態(tài)，完成天線陣面波束付形。因而實現(xiàn)超快速的波束控制顯得非常重要。
【實用新型內容】
[0005]本實用新型的目的在于克服現(xiàn)有技術的不足，提供一種剛柔板結合的高速波控系統(tǒng)，其結構簡單，抗振性能好，具有超快速的波束控制。
[0006]本實用新型的目的通過以下技術方案實現(xiàn):一種剛柔板結合的高速波控系統(tǒng)，包括FPGA模塊、延遲線陣列模塊、T/R陣列模塊和用于外接插件的接口信號連接器;所述FPGA模塊包括FPGA主控芯片、分別與FPGA主控芯片連接的電平轉換芯片和存儲單元、與FPGA主控芯片連接的多個分路FPGA，所述分路FPGA通過并行控制總線與延遲線陣列模塊連接，延遲線陣列模塊與T/R陣列通過信號連接;所述接口信號連接器與電平轉換芯片連接。
[0007]為了更好的實現(xiàn)本實用新型，進一步地，所述FPGA模塊、延遲線陣列模塊和T/R陣列模塊設置于剛性PCB板上，且FPGA模塊與延遲線陣列模塊之間、延遲線陣列模塊與T/R陣列模塊之間均通過柔性FPC板連接。
[0008]為了更好的實現(xiàn)本實用新型，進一步地，所述分路FPGA的數(shù)量為四個。
[0009]為了更好的實現(xiàn)本實用新型，進一步地，所述接口信號連接器通過全雙工串行接口依次與電平轉換芯片、FPGA主控芯片連接。
[0010]為了更好的實現(xiàn)本實用新型，進一步地，所述全雙工串行接口為LVDS接口。
[0011]為了更好的實現(xiàn)本實用新型，進一步地，所述接口信號連接器還通過I路同步脈沖輸入接口依次與電平轉換芯片、FPGA主控芯片連接。
[0012]為了更好的實現(xiàn)本實用新型，進一步地，所述FPGA模塊上還包括與其連接的時鐘模塊。
[0013]本實用新型具有以下優(yōu)點和有益效果:
[0014](I )、本實用新型具有超快速的波束控制，通過FPGA主控芯片分別將波控表拷貝到4片分路FPGA上，快速波控碼下發(fā)時，F(xiàn)PGA主控芯片通過地址衍射到分路FPGA上，從而直接選擇分路FPGA的波控表地址，使其具有超快速的波束控制。
[0015](2)、本實用新型結構簡單，抗振性能好，通過剛柔板結合的形式，將大面積的電路板分作小面積的板卡，減少由于振動引起的板卡形變帶來的機械應力，且模塊間的機械應力通過柔板隔離，防止了形變敏感部件被其他部位產(chǎn)生的應力破壞，各模塊之間的信號通過柔板傳遞，減少了采用接口信號連接器作為連接方式具有成本高和加工復雜的缺點。
【附圖說明】
[0016]圖1為本實用新型的連接不意圖；
[0017]圖2為圖1中剛性PCB板與柔性FPC板的結構示意圖；
[0018]圖3為圖2中剛性PCB板與柔性FPC板立式示意圖；
[0019]其中，卜剛性PCB板，2-柔性FPC板，3-FPGA模塊，4-支柱。
【具體實施方式】
[0020]下面結合附圖及【具體實施方式】對本實用新型作進一步的詳細描述:
[0021]實施例1
[0022]如圖1所示，一種剛柔板結合的高速波控系統(tǒng)，包括FPGA模塊3、延遲線陣列模塊、T/R陣列模塊和用于外接插件的接口信號連接器;所述FPGA模塊3包括FPGA主控芯片、分別與FPGA主控芯片連接的電平轉換芯片和存儲單元、與FPGA主控芯片連接的多個分路FPGA，分路FPGA數(shù)量為四個，波控數(shù)據(jù)從上位機動態(tài)更新到FPGA主控芯片上，F(xiàn)PGA模塊3上電后，波控表即由FPGA主控芯片拷貝至分路FPGA上，當快速波控碼下發(fā)時，F(xiàn)PGA主控芯片通過地址衍射到分路FPGA上，即能夠直接選擇分路FPGA的波控表地址，從而具有超快速的波束控制，所述分路FPGA通過并行控制總線與延遲線陣列模塊連接，延遲線陣列模塊與T/R陣列通過信號連接;所述接口信號連接器與電平轉換芯片連接。
[0023]所述FPGA模塊3上還包括與其連接的時鐘模塊。
[0024]實施例2
[0025]如圖2所示，所述FPGA模塊3、延遲線陣列模塊和T/R陣列模塊設置于剛性PCB板I上，且FPGA模塊3與延遲線陣列模塊之間、延遲線陣列模塊與T/R陣列模塊之間均通過柔性FPC板2連接。
[0026]以圖3所示為例，整個系統(tǒng)分為3個剛性部分和2個柔性部分，其中，柔性FPC板2按照如圖所示進行彎折，兩個柔性FPC板2分別彎折用于連接兩兩剛性PCB板I，處于最下方的為FPGA主控芯片安裝面，往上依次為延遲線陣列PCB安裝面和T/R陣列PCB安裝面，延遲線陣列面可安裝120個延長線模塊，T/R陣列面安裝120個T/R組件，而120個模塊因其自身重量會對剛性PCB板I產(chǎn)生一定形變，因此可在剛性PCB板I下面安裝支撐結構，即圖中的支柱4。
[0027]實施例3
[0028]所述接口信號連接器通過全雙工RS232串行接口與電平轉換芯片連接，電平轉換芯片通過全雙工串行接口(LVDS接口)與FPGA主控芯片連接;所述接口信號連接器還通過I路同步脈沖輸入接口與電平轉換芯片單向連接，電平轉換芯片通過I路同步脈沖輸入接口與主控芯片單向連接，所述同步脈沖輸入接口所形成的傳輸通道用于實現(xiàn)同步脈沖的傳輸。
[0029]時鐘模塊有5路時鐘分別輸出5片F(xiàn)PGA(—片F(xiàn)PGA主控芯片，4片分路FPGA);在FPGA模塊內，還設置有上電及配置管理模塊，上電及配置管理模塊亦分別連接到5片F(xiàn)PGA上；同步脈沖為LVDS電平。
[0030]上電及配置管理模塊分上電復位管理和FPGA配置管理，上電復位管理向5片F(xiàn)PGA提供同源的上電復位信號，使FPGA同步開始工作。FPGA配置管理用于存放FPGA配置邏輯。
[0031]以上所述，僅是本實用新型的較佳實施例，并非對本實用新型做任何形式上的限制，凡是依據(jù)本實用新型對以上實施例所作任何無需經(jīng)過創(chuàng)造性勞動即能到的實施方式，均屬于本實用新型的保護范圍之內。
【主權項】
1.一種剛柔板結合的高速波控系統(tǒng)，其特征在于:包括FPGA模塊、延遲線陣列模塊、T/R陣列模塊和用于外接插件的接口信號連接器；所述FPGA模塊包括FPGA主控芯片、分別與FPGA主控芯片連接的電平轉換芯片和存儲單元、與FPGA主控芯片連接的多個分路FPGA，所述分路FPGA通過并行控制總線與延遲線陣列模塊連接，延遲線陣列模塊與T/R陣列通過信號連接;所述接口信號連接器與電平轉換芯片連接。2.根據(jù)權利要求1所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述FPGA模塊、延遲線陣列模塊和T/R陣列模塊設置于剛性PCB板(I)上，且FPGA模塊與延遲線陣列模塊之間、延遲線陣列模塊與T/R陣列模塊之間均通過柔性FPC板(2)連接。3.根據(jù)權利要求1所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述分路FPGA的數(shù)量為四個。4.根據(jù)權利要求1所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述接口信號連接器通過全雙工串行接口依次與電平轉換芯片、FPGA主控芯片連接。5.根據(jù)權利要求4所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述全雙工串行接口為LVDS接口。6.根據(jù)權利要求1所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述接口信號連接器還通過I路同步脈沖輸入接口依次與電平轉換芯片、FPGA主控芯片連接。7.根據(jù)權利要求1所述的一種剛柔板結合的高速波控系統(tǒng)，其特征在于:所述FPGA模塊上還包括與其連接的時鐘模塊。
【文檔編號】G01S7/282GK205539446SQ201620360303
【公開日】2016年8月31日
【申請日】2016年4月26日
【發(fā)明人】楊橋
【申請人】成都國蓉科技有限公司