示波器電路的制作方法
【專利摘要】一種示波器電路，包括計算機、USB通訊模塊、FPGA模塊和模擬信號處理模塊，計算機通過USB通訊模塊與FPGA模塊常規(guī)連接，所述的模擬信號處理模塊包括繼電器控制電路、位移控制電路和ADC電路，所述的模擬信號處理模塊由并列的四路組成。本實用新型的優(yōu)點是：高采樣率：單通道的最高實時采樣速率為1GSPS；帶寬最高達到250MHz；四個測量通道；能提供一個25MHz帶寬的信號源；靈敏度范圍大；功耗低；支持兩種不同的工作模式；支持熱插拔；由于優(yōu)化了一部分功能模塊降低了硬件成本，實現(xiàn)產(chǎn)品高性價比。
【專利說明】
示波器電路
技術領域
[0001]本實用新型涉及一種示波器電路。
【背景技術】
[0002]虛擬示波器不僅可以實現(xiàn)傳統(tǒng)示波器的功能，并且具有存儲、再現(xiàn)、分析、處理波形等特點，而且體積小，耗電少。虛擬示波器使用功能強大的微型計算機來完成信號的處理和波形的顯示，利用軟件技術在屏幕上設計出方便、逼真的儀器面板，進行各種信號的處理、加工和分析，用各種不同的方式(如數(shù)據(jù)、圖形、圖表等)表示測量結(jié)果，完成各種規(guī)模的測量任務?，F(xiàn)有的虛擬示波器存在通道數(shù)少，采用功能模塊多，使產(chǎn)品軟硬件設計都很復雜，使用芯片成本過高等問題。

【發(fā)明內(nèi)容】

[0003]本實用新型旨在提供一種示波器電路，以解決現(xiàn)有技術存在的采用功能模塊多、使產(chǎn)品軟硬件設計復雜、使用芯片成本過高的問題。
[0004]本實用新型的技術方案是:一種示波器電路，包括計算機、USB通訊模塊、FPGA模塊和模擬信號處理模塊，計算機通過USB通訊模塊與FPGA模塊常規(guī)連接，所述的模擬信號處理模塊包括繼電器控制電路、位移控制電路和ADC電路，繼電器控制電路與FPGA模塊的SPI # I接口連接;位移控制電路與FPGA模塊的PffM輸出接口連接;ADC電路的數(shù)據(jù)輸出時鐘信號、串行數(shù)據(jù)傳輸線和數(shù)據(jù)位移時鐘信號分別與FPGA模塊的SPI#2/5接口連接，ADC電路的數(shù)據(jù)及時鐘總線與FPGA模塊的I/O接口連接;其特征在于，所述的模擬信號處理模塊由并列的四路組成，每一路的繼電器控制電路由依次連接的繼電器控制衰減電路、繼電器控制AC/DC電路、信號放大器、電壓/電流轉(zhuǎn)換電路、單端轉(zhuǎn)差分電路組成;該單端轉(zhuǎn)差分電路的輸出端與所述的ADC電路連接;在每一該信號放大器的一端各與一位移控制電路的輸出端連接，該位移控制電路的輸入端與所述的FPGA模塊的PffM輸出接口之一連接。
[0005]所述的繼電器控制衰減電路由兩極組成。
[0006]所述的FPGA模塊與繼電器控制電路之間采用74HC595芯片。
[0007]所述的位移控制電路由依次連接的積分電路、跟隨電路和放大電路組成，積分電路的輸入端與FPGA模塊的PffM輸出接口之一連接。
[0008]本實用新型具有以下特點:
[0009]1.高采樣率:單通道的最高實時采樣速率為IGSPS;
[0010]2.帶寬最高達到250MHz;
[0011]3.四個測量通道；
[0012]4.能提供一個25MHz帶寬的信號源；
[0013]5.靈敏度范圍大，從2mV/div?10V/div;
[0014]6.支持USB2.0/1.1 通訊；
[0015]7.預留接口:能實現(xiàn)產(chǎn)品拓展；
[0016]8.預留軟件升級功能模塊:可實現(xiàn)產(chǎn)品的二次開發(fā)及優(yōu)化升級；
[0017]9.功耗低:只需要采用USB供電就可以正常工作；
[0018]10.支持兩種不同的工作模式；
[0019]11.支持熱插拔；
[0020]12.由于優(yōu)化了一部分功能模塊降低了硬件成本，實現(xiàn)產(chǎn)品高性價比。
【附圖說明】
[0021 ]圖1是本實用新型的總體構(gòu)成電路框圖；
[0022]圖2是圖1中的模擬信號處理模塊的電路框圖；
[0023]圖3是圖1中的繼電器控制電路的構(gòu)成框圖；
[0024]圖4是圖2中的提供位移電壓電路的構(gòu)成框圖。
【具體實施方式】
[0025]參見圖1和圖2，本實用新型一種示波器電路，包括計算機(PC)1、USB通訊模塊2、FPGA模塊3和模擬信號處理模塊4，計算機I通過USB通訊模塊2與FPGA模塊3常規(guī)連接，所述的模擬信號處理模塊4包括繼電器控制電路41、位移控制電路42和ADC電路43，繼電器控制電路41與FPGA模塊3的SPI#1接口連接;位移控制電路42與FPGA模塊3的P麗輸出接口連接；ADC電路43的數(shù)據(jù)輸出時鐘信號、串行數(shù)據(jù)傳輸線和數(shù)據(jù)位移時鐘信號分別與FPGA模塊3的SPI#2/5接口連接，ADC電路43的數(shù)據(jù)及時鐘總線與FPGA模塊3的I/O接口連接。本實用新型對其中的模擬信號處理模塊4進行了改進。
[0026]所述的模擬信號處理模塊4由并列的四路組成，每一路的繼電器控制電路41由依次連接的繼電器控制衰減電路、繼電器控制AC/DC電路、信號放大器、電壓/電流轉(zhuǎn)換電路、單端轉(zhuǎn)差分電路組成;該單端轉(zhuǎn)差分電路的輸出端與所述的ADC電路43連接;在每一該信號放大器的一端各與一位移控制電路42的輸出端連接，該位移控制電路42的輸入端與所述的FPGA模塊3的PffM輸出接口之一連接。
[0027]所述的繼電器控制衰減電路由兩極組成，每一路模擬信號處理模塊4分別是:
[0028]第一路:從輸入端起依次是繼電器I控制衰減1-1、繼電器2控制衰減1-2、繼電器3控制AC/DC耦合電路(即繼電器控ffjijAC/DC電路，下同)、信號放大器1、電壓轉(zhuǎn)電流1(電壓/電流轉(zhuǎn)換電路)、單端轉(zhuǎn)差分(電路)1，以及位移控制電路42之一(提供位移電壓)。
[0029]第二路:從輸入端起依次是繼電器4控制衰減2-1、繼電器5控制衰減2-2、繼電器6控制AC/DC耦合電路、信號放大器2、電壓轉(zhuǎn)電流2 (電壓/電流轉(zhuǎn)換電路)、單端轉(zhuǎn)差分(電路)2，以及位移控制電路42之二。
[0030]第三路:從輸入端起依次是繼電器7控制衰減3-1、繼電器8控制衰減3-2、繼電器9控制AC/DC耦合電路、信號放大器3、電壓轉(zhuǎn)電流3 (電壓/電流轉(zhuǎn)換電路)、單端轉(zhuǎn)差分(電路)3，以及位移控制電路42之三。
[0031 ] 第四路:從輸入端起依次是繼電器1控制衰減4-1、繼電器11控制衰減4-2、繼電器12控制AC/DC耦合電路、信號放大器4、電壓轉(zhuǎn)電流4 (電壓/電流轉(zhuǎn)換電路)、單端轉(zhuǎn)差分(電路)4，以及位移控制電路42之四。
[0032]參見圖3，所述的FPGA模塊3與繼電器控制電路41之間選用美國TI公司生產(chǎn)的4片74HC595芯片進行設計，其組成的數(shù)據(jù)位寬為32Bit。設計目的是利用4片HC595芯片將FPGA傳送到的32Bit串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出以控制相應的繼電器控制電路。該電路接口包括繼電器控制時序輸入接口和繼電器控制位并行輸出接口。
[0033]參見圖4，所述的位移控制電路42由依次連接的積分電路、跟隨電路和放大電路組成，積分電路的輸入端與FPGA模塊3的P麗輸出接口之一連接。該提供位移電壓電路由FPGA4路普通I/O 口輸出頻率固定占空比變化的脈沖波經(jīng)過積分電路轉(zhuǎn)化為直流;然后再經(jīng)過跟隨電路及放大電路后，疊加在前通道采集的信號上面做為偏移電壓使用。所述的積分電路不僅實現(xiàn)了 DAC的功能作用，還具有降低成本的功能。
[0034]本實用新型的ADC電路43采用(HMCAD1511芯片，由FPGA邏輯控制電路(SPI#2)及其他I/o 口來實現(xiàn)檔位及通道模式的選擇，和其他此類功能模塊相比，原來需要很多芯片實現(xiàn)的功能，這次只用一塊此類ADC芯片就實現(xiàn)了功能需求，使硬件設計顯得優(yōu)化、簡約。
[0035]本實用新型檔位及顯示的劃分:液晶屏可顯示的垂直分辨率為8div，ADC滿幅輸入電壓對應的垂直分辨率按8div來設計，有12種幅度檔位(即偏轉(zhuǎn)系數(shù)2mV?1V衰減倍數(shù)為XI)，以1-2-5方式步進。當垂直偏轉(zhuǎn)系數(shù)設置在不同的檔位時，屏幕上顯示的電壓值范圍為2mV?80V，從而被測量信號的輸入范圍也為2mV?80V。而模數(shù)轉(zhuǎn)換器ADC滿量程輸入范圍均很小，因此，需要對被測量的輸入信號做適當?shù)乃p與放大處理。
[0036]關于ADC電路的時鐘:由ADF4360及其周圍電路提供一個中心頻率為IGHz的差分時鐘信號供給ADC做采樣時鐘使用。
[0037]本實用新型的信號帶寬為250MHz，單通道的最高實時采樣速率為IGSPS，雙通道的最高實時采樣速率為50013?3，4通道的最高實時采樣速率為2501^?3。其主要功能是將幅度大小不同的被測信號調(diào)理到ADC可接受的范圍之內(nèi)。
[0038]本實用新型的電路設計具有以下特點:
[0039](I)為了解決采用功能模塊多、使產(chǎn)品軟硬件設計都很復雜、使用芯片成本過高等問題，主要是解決了 DAC模塊成本過高、觸發(fā)模塊冗余的問題。用圖4的提供位移電壓電路，PffM產(chǎn)生位移電壓來替代DAC的功能，其工作原理PffM與DAC是兩種完全不同的工作模式。
[0040](2)為了解決通道數(shù)少，增加通道數(shù)量且保持整個產(chǎn)品的使用靈活輕便，測試范圍更大更廣，對模擬電路部分做出了一部分調(diào)整，其模擬信號處理模塊4如圖2所示，主要是實現(xiàn)了檔位可選擇范圍的增大及其控制部分的優(yōu)化，采樣速率的提高，部分模塊的簡化，檔位可選擇范圍的增大及其控制部分的優(yōu)化。采樣速率的提高主要由圖1中的“ADC電路43”來實現(xiàn)，這是與現(xiàn)在市場上已有的示波器很大的不同，它不再需要額外的選擇開關。
[0041]本實用新型的信號調(diào)理通道的典型的設計參數(shù)是:
[0042]a.本臺虛擬數(shù)字存儲示波器為4通道，數(shù)字示波器探頭設在X 10衰減倍數(shù)時，示波器帶寬為BW= 250MHz，即:輸入信號的帶寬為DC?250MHz，輸入信號的幅度為20mV?800V(VDC+VAC)VP-P;在X I衰減倍數(shù)時，示波器的帶寬被限制為6.0MHz，即:輸入信號的帶寬為DC?6.01取，輸入信號的幅度為211^?80￥(￥00+￥40￥?-?。
[0043]b.輸入阻抗為25pF±3pF時為 1ΜΩ ±2.0%。
[0044]c.調(diào)節(jié)探頭衰減比例。為了配合探頭的衰減倍數(shù)，需要在通道操作菜單相應調(diào)整探頭比例衰減系數(shù)。探頭衰減系數(shù)為X 1、X 10、X 100和X 1000。
[0045]d.示波器的最大實時采樣速率為IGSPS，即單通道最大實時采樣速率只為250MSPS(信號通道切換由HMCAD1511實現(xiàn));關于本示波器的信號最大采樣速率的設計，詳細請參考HMCADl 511參數(shù)說明。
[0046]e.本示波器探頭為X I時，靈敏度范圍從2mV?10V，以1-2-5方式步進，共分為12檔，即2mV、5mV、10mV、20mV、50mV、100mV、200mV、500mV、1.0V、2.0 V、5.0V、10.0V0
[0047]f.設置通道帶寬限制。具有20MHz信號帶寬限制，目的是為了限制帶寬，以便減小顯示噪聲和多余的高頻分量信號；20MHz信號帶寬限制:是指對20MHz頻率點的信號幅度衰減 3DB。
[0048]g.探頭補償信號為IKHz ± I.0%，2V± I.0%。
[0049]h.設置通道耦合。具有交流(AC)、直流(DC)及接地輸入信號耦合，與MCU之間采用并口接口等等。
[0050]AC耦合:是指衰減1Hz以下的信號和直流;DC耦合:通過所有的信號，包括直流和滿帶寬的信號;GND耦合:斷開輸入信號，目的是為了測試屏幕顯示是否有直流偏移量，以檢測O伏電平是否顯示正確。
【主權項】
1.一種示波器電路，包括計算機、USB通訊模塊、FPGA模塊和模擬信號處理模塊，計算機通過USB通訊模塊與FPGA模塊常規(guī)連接，所述的模擬信號處理模塊包括繼電器控制電路、位移控制電路和ADC電路，繼電器控制電路與FPGA模塊的SPI# I接口連接；位移控制電路與FPGA模塊的P麗輸出接口連接;ADC電路的數(shù)據(jù)輸出時鐘信號、串行數(shù)據(jù)傳輸線和數(shù)據(jù)位移時鐘信號分別與FPGA模塊的SPI#2/5接口連接，ADC電路的數(shù)據(jù)及時鐘總線與FPGA模塊的I/O接口連接;其特征在于，所述的模擬信號處理模塊由并列的四路組成，每一路的繼電器控制電路由依次連接的繼電器控制衰減電路、繼電器控制AC/DC電路、信號放大器、電壓/電流轉(zhuǎn)換電路、單端轉(zhuǎn)差分電路組成;該單端轉(zhuǎn)差分電路的輸出端與所述的ADC電路連接;在每一該信號放大器的一端各與一位移控制電路的輸出端連接，該位移控制電路的輸入端與所述的FPGA模塊的PffM輸出接口之一連接。2.根據(jù)權利要求1所述的示波器電路，其特征在于，所述的繼電器控制衰減電路由兩極組成。3.根據(jù)權利要求1所述的示波器電路，其特征在于，所述的FPGA模塊與繼電器控制電路之間采用74HC595芯片。4.根據(jù)權利要求1所述的示波器電路，其特征在于，所述的位移控制電路由依次連接的積分電路、跟隨電路和放大電路組成，積分電路的輸入端與FPGA模塊的PWM輸出接口之一連接。
【文檔編號】G01R13/02GK205506896SQ201620231223
【公開日】2016年8月24日
【申請日】2016年3月24日
【發(fā)明人】公偉, 郝春華
【申請人】青島漢泰電子有限公司