一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，包括一個(gè)CPCI機(jī)箱，CPCI機(jī)箱內(nèi)設(shè)有窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板，這三塊板分別通過(guò)CPCI總線互聯(lián)，且均通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，單板計(jì)算機(jī)與顯控設(shè)備相連接，窄帶DA板與放大濾波模塊相連，光纖擴(kuò)展板與光纖接口相連，窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線插接在CPCI機(jī)箱背板上，CPCI機(jī)箱背板上設(shè)有通訊接口，通訊接口包括LVDS接口、RS485接口、TTL接口。本實(shí)用新型提供的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，為一款能夠模擬雷達(dá)和電子戰(zhàn)設(shè)備相應(yīng)參數(shù)的模擬器，對(duì)提高我軍電子設(shè)備的研制工作有著重要的意義。
【專利說(shuō)明】
一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于電子對(duì)抗技術(shù)領(lǐng)域，具體涉及一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)。
【背景技術(shù)】
[0002]電子對(duì)抗就是敵對(duì)雙方為削弱、破壞對(duì)方電子設(shè)備的使用效能、保障己方電子設(shè)備發(fā)揮效能而采取的各種電子措施和行動(dòng)，又稱電子戰(zhàn)。隨著彈道導(dǎo)彈和衛(wèi)星的發(fā)展，外層空間是一個(gè)新的戰(zhàn)場(chǎng)，電子對(duì)抗在未來(lái)的現(xiàn)代化戰(zhàn)爭(zhēng)中，將對(duì)戰(zhàn)略攻防起到重要作用。目前，在國(guó)內(nèi)電子對(duì)抗外場(chǎng)試驗(yàn)中，經(jīng)常會(huì)因?yàn)槟吃O(shè)備的故障，而導(dǎo)致試驗(yàn)無(wú)法進(jìn)行，延誤試驗(yàn)進(jìn)度，從而影響整個(gè)系統(tǒng)的研制。
【實(shí)用新型內(nèi)容】
[0003]為了解決現(xiàn)有技術(shù)中存在的不足，本實(shí)用新型提供了一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，為一款能夠模擬雷達(dá)和電子戰(zhàn)設(shè)備相應(yīng)參數(shù)的模擬器，對(duì)提高我軍電子設(shè)備的研制工作有著重要的意義。
[0004]為解決上述問(wèn)題，本實(shí)用新型具體采用以下技術(shù)方案:
[0005]—種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，包括一 CPCI機(jī)箱，所述CPCI機(jī)箱內(nèi)設(shè)有窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板分別通過(guò)CPCI總線互聯(lián)，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，所述單板計(jì)算機(jī)與顯控設(shè)備相連接，所述窄帶DA板與放大濾波模塊相連，所述光纖擴(kuò)展板與光纖接口相連，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線插接在CPCI機(jī)箱背板上，所述CPCI機(jī)箱背板上設(shè)有通訊接口，所述通訊接口包括LVDS接口、RS485接口、TTL接口。
[0006]前述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述窄帶DA板包括第一FPGA、第二 FPGA以及第三FPGA，所述第一 FPGA外掛第一 SDRAM存儲(chǔ)器、第二 SDRAM存儲(chǔ)器，所述第二 FPGA外掛第三SDRAM存儲(chǔ)器、第四SDRAM存儲(chǔ)器，所述第一 FPGA配合第一 DAC芯片、第二DAC芯片，所述第二FPGA分別配合第三DAC芯片、第四DAC芯片，每路DAC輸出滿足800Msps*16bit，每片SDRAM存儲(chǔ)器在設(shè)計(jì)中分為64個(gè)區(qū)域，SDRAM存儲(chǔ)器通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，所述第一 FPGA與第一配置芯片、第一 CPCI連接器相連接，所述第二 FPGA與第二配置芯片、第二 CPCI連接器相連接，所述第三FPGA與第三配置芯片相連接，所述第三FPGA通過(guò)第一 PCI橋芯片與第三CPCI連接器相連接，所述時(shí)鐘功分器分別與第一 FPGA、第二FPGA以及第三FPGA相連接。
[0007]前述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述測(cè)試環(huán)境擴(kuò)展板包括第四FPGA、RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第二 PCI橋芯片、第一晶振電路、第二晶振電路、功分器電路、第四配置芯片以及第五配置芯片，所述第四FPGA分別與RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第四配置芯片、第二 PCI橋芯片以及第一晶振電路相連接，所述RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片分別與RS485接口、TTL接口相連接，所述第四FPGA與LVDS接口相連接，所述功分器電路分別與第四FPGA、第二 PCI橋芯片以及第二晶振電路相連接，所述第二 PCI橋芯片與第五配置芯片相連接。
[0008]前述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述光纖擴(kuò)展板包括第五FPGA、第五SDRAM存儲(chǔ)器、第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路、第一光纖接口連接器、第二光纖接口連接器、第三晶振電路、第三PCI橋芯片、第六配置芯片、第七配置芯片、第四CPCI連接器以及穩(wěn)壓芯片，所述第五FPGA分別與第五SDRAM存儲(chǔ)器、第四CPCI連接器、第三晶振電路、第六配置芯片以及第三PCI橋接芯片相連接，所述第五FPGA通過(guò)第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路分別與第一光纖接口連接器、第二光纖接口連接器相連接，所述第三PCI橋接芯片分別連接與第七配置芯片、PCI總線相連接，所述穩(wěn)壓芯片為光纖擴(kuò)展板提供電力支持。
[0009]遠(yuǎn)距離傳輸?shù)臄?shù)據(jù)信息經(jīng)過(guò)光纖接口連接器，通過(guò)光電轉(zhuǎn)換電路，傳輸至第五FPGA內(nèi)部進(jìn)行串并裝換。根據(jù)傳輸?shù)臄?shù)據(jù)信息多少來(lái)決定是用FPGA內(nèi)部的BRAM，還是用外掛的SDRAM存儲(chǔ)器，無(wú)論用BRAM還是SDRAM均采用乒乓下載存儲(chǔ)的方式，采用流水線工作思想，這樣就能保證數(shù)據(jù)信息更新的實(shí)時(shí)性能。而適配卡上的PCI橋接芯片使得單板計(jì)算機(jī)能與第五FPGA互相通信，保證了把各種參數(shù)傳輸給第五FPGA，同時(shí)也可以把需要的參數(shù)回傳給單板計(jì)算機(jī)。光纖擴(kuò)展板上的供電均采用二次穩(wěn)壓方案，這樣不僅減小了外部電源的直接干擾，同時(shí)保護(hù)了適配卡上的主要器件。光纖擴(kuò)展板上電源均由穩(wěn)壓芯片(LTM4620)提供。
[0010]本實(shí)用新型的有益效果:本實(shí)用新型提供的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，帶有DAC輸出，能夠輸出多組不同的波形信號(hào)，可以替代以往試驗(yàn)中所需要的信號(hào)源，簡(jiǎn)化了試驗(yàn)設(shè)備;帶有現(xiàn)階段電訊系統(tǒng)中幾乎所有常用的接口，如LVDS、RS485、TTL等，保證了系統(tǒng)的通用性;帶有光纖接口，使系統(tǒng)能夠?qū)崿F(xiàn)數(shù)據(jù)高速傳輸，適應(yīng)了未來(lái)的發(fā)展需要。
【附圖說(shuō)明】
[0011]圖1為本實(shí)用新型的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)的原理框圖；
[0012]圖2為本實(shí)用新型的窄帶DA板原理框圖；
[0013]圖3為本實(shí)用新型的測(cè)試環(huán)境擴(kuò)展板原理框圖；
[0014]圖4為本實(shí)用新型的光纖擴(kuò)展板原理框圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步描述。
[0016]如圖1所示，一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，包括一個(gè)標(biāo)準(zhǔn)的9U CPCI機(jī)箱，所述CPCI機(jī)箱內(nèi)包含三塊標(biāo)準(zhǔn)的CPCI板卡，分別為:窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板分別通過(guò)CPCI總線互聯(lián)，可以實(shí)現(xiàn)相互之間數(shù)據(jù)交互，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，所述單板計(jì)算機(jī)與顯控設(shè)備相連接，所述窄帶DA板與放大濾波模塊相連，所述光纖擴(kuò)展板與光纖接口相連，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線插接在CPCI機(jī)箱背板上，所述CPCI機(jī)箱背板上設(shè)有通訊接口，所述通訊接口包括LVDS接口、RS485接口、TTL接口。
[0017]進(jìn)一步的，如圖2所示，所述窄帶DA板包括第一FPGA、第二FPGA以及第三FPGA，所述第一 FPGA、第二 FPGA分別外掛兩組SDRAM存儲(chǔ)器，分別為所述第一 FPGA外掛第一 SDRAM存儲(chǔ)器、第二 SDRAM存儲(chǔ)器，所述第二 FPGA外掛第三SDRAM存儲(chǔ)器、第四SDRAM存儲(chǔ)器，所述第一FPGA、第二 FPGA分別配合兩片DAC芯片，分別為所述第一 FPGA配合第一 DAC芯片、第二 DAC芯片，所述第二FPGA分別配合第三DAC芯片、第四DAC芯片，共組成四路獨(dú)立的DAC輸出，每路輸出滿足800Msps*16bit，信號(hào)形式滿足:點(diǎn)頻信號(hào)、相位編碼信號(hào)、線性調(diào)頻信號(hào)，每片SDRAM存儲(chǔ)器在設(shè)計(jì)中分為64個(gè)區(qū)域，SDRAM存儲(chǔ)器通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，上位機(jī)軟件可通過(guò)cPCI總線將波形文件數(shù)據(jù)分別下載存儲(chǔ)至不同區(qū)域，即最多可以存儲(chǔ)64組不同的數(shù)據(jù)波形，根據(jù)不同的試驗(yàn)需求，信號(hào)輸出可以通過(guò)上位機(jī)軟件控制輸出，也可以由外部脈沖觸發(fā)輸出，以跟整個(gè)系統(tǒng)同步，第三FPGA配合PLX9056芯片實(shí)現(xiàn)PCI橋連接，從而實(shí)現(xiàn)窄帶DA板與單板計(jì)算機(jī)的數(shù)據(jù)交互，時(shí)鐘功分器能對(duì)輸入時(shí)鐘功分輸出，以實(shí)現(xiàn)整塊板卡時(shí)鐘同步，各對(duì)應(yīng)的配置芯片能夠在板卡上電自動(dòng)配置FPGA。窄帶DA板，其主要作用是生成不同的信號(hào)波形輸出，取代原先外場(chǎng)試驗(yàn)中所需要的信號(hào)源，簡(jiǎn)化試驗(yàn)設(shè)備。設(shè)計(jì)中采用大容量FPGA外掛SDRAM存儲(chǔ)器，配合高速DAC芯片組成窄帶DA板，單板計(jì)算機(jī)通過(guò)cPCI總線將試驗(yàn)中需要的波形文件預(yù)存至窄帶DA板中的SDRAM存儲(chǔ)器中，使用中可由軟件控制或外部觸發(fā)信號(hào)觸發(fā)輸出各種波形信號(hào)。其中，第一FPGA、第二FPGA以及第三FPGA為XC3S2000，SDRAM存儲(chǔ)器為MT47H64M16HR-37E，第一PCI橋芯片為PCI9056，電源穩(wěn)壓芯片為L(zhǎng)M4600，為窄帶DA板提供電力支持。
[0018]進(jìn)一步的，如圖3所示，所述測(cè)試環(huán)境擴(kuò)展板包括第四FPGA、RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第二 PCI橋芯片、第一晶振電路、第二晶振電路、功分器電路、第四配置芯片、第五配置芯片，所述第四FPGA分別與RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第二 PCI橋芯片、第四配置芯片以及第一晶振電路相連接，所述RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片分別與RS485接口、TTL接口相連接，所述第四FPGA與LVDS接口相連接，所述功分器電路分別與第四FPGA、第二 PCI橋芯片以及第二晶振電路相連接，所述第二 PCI橋芯片與第五配置芯片相連接。測(cè)試環(huán)境擴(kuò)展板卡，主要用于產(chǎn)生功能聯(lián)試需要的各種激勵(lì)信號(hào)和測(cè)試環(huán)境。設(shè)計(jì)中采用大容量FPGA配合電平轉(zhuǎn)換芯片組成測(cè)試環(huán)境擴(kuò)展板卡，單板計(jì)算機(jī)通過(guò)cPCI總線將各種激勵(lì)信號(hào)參數(shù)預(yù)先下發(fā)至測(cè)試環(huán)境擴(kuò)展板的存儲(chǔ)器中，可由外部觸發(fā)信號(hào)或內(nèi)部軟件控制，輸出多路不同電平標(biāo)準(zhǔn)滿足時(shí)序要求的脈沖信號(hào)。其中，第四FPGA為XC3S2000，第二PCI橋芯片為PCI9056。
[0019]進(jìn)一步的，如圖4所示，所述光纖擴(kuò)展板包括第五FPGA、第五SDRAM存儲(chǔ)器、第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路、第一光纖接口連接器、第二光纖接口連接器、第三晶振電路、第三PCI橋接芯片、第六配置芯片、第七配置芯片、第四CPCI連接器以及穩(wěn)壓芯片，所述第五FPGA分別與第五SDRAM存儲(chǔ)器、第四CPCI連接器、第三晶振電路、第六配置芯片以及第三PCI橋接芯片相連接，所述第五FPGA通過(guò)第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路分別與第一光纖接口連接器、第二光纖接口連接器相連接，所述第三PCI橋接芯片分別連接與第七配置芯片、PCI總線相連接，所述穩(wěn)壓芯片為光纖擴(kuò)展板提供電力支持。光纖擴(kuò)展卡，主要實(shí)現(xiàn)光纖通信功能，以適應(yīng)數(shù)據(jù)傳輸高速化的要求，其最高速度可達(dá)1.25GHz。設(shè)計(jì)中，光纖擴(kuò)展卡采用了一片包含高速接口、大容量的FPGA，通過(guò)PCI總線與單板計(jì)算機(jī)相連接，實(shí)現(xiàn)了光纖擴(kuò)展卡與計(jì)算機(jī)之間的數(shù)據(jù)實(shí)時(shí)交互；同時(shí)外掛SDRAM存儲(chǔ)器，以存儲(chǔ)數(shù)據(jù)；另外包含兩路光電轉(zhuǎn)換電路以及兩路光纖接口，以實(shí)現(xiàn)數(shù)據(jù)的光電轉(zhuǎn)換。其中，第五FPGA為XC5VSX95T，SDRAM 存儲(chǔ)器為 MT47H64M16HR-37E，PCI 橋芯片為 PCI9056，穩(wěn)壓芯片為 LTM4620。
[0020]以上顯示和描述了本實(shí)用新型的基本原理、主要特征及優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書(shū)中描述的只是說(shuō)明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書(shū)及其等效物界定。
【主權(quán)項(xiàng)】
1.一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，包括一CPCI機(jī)箱，所述CPCI機(jī)箱內(nèi)設(shè)有窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板分別通過(guò)CPCI總線互聯(lián)，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，所述單板計(jì)算機(jī)與顯控設(shè)備相連接，所述窄帶DA板與放大濾波模塊相連，所述光纖擴(kuò)展板與光纖接口相連，所述窄帶DA板、測(cè)試環(huán)境擴(kuò)展板以及光纖擴(kuò)展板均通過(guò)CPCI總線插接在CPCI機(jī)箱背板上，所述CPCI機(jī)箱背板上設(shè)有通訊接口，所述通訊接口包括LVDS接口、RS485接口、TTL接口。2.根據(jù)權(quán)利要求1所述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述窄帶DA板包括第一 FPGA、第二 FPGA以及第三FPGA，所述第一 FPGA外掛第一 SDRAM存儲(chǔ)器、第二SDRAM存儲(chǔ)器，所述第二 FPGA外掛第三SDRAM存儲(chǔ)器、第四SDRAM存儲(chǔ)器，所述第一 FPGA配合第一DAC芯片、第二DAC芯片，所述第二FPGA分別配合第三DAC芯片、第四DAC芯片，每路DAC輸出滿足800Msps*16bit，每片SDRAM存儲(chǔ)器在設(shè)計(jì)中分為64個(gè)區(qū)域，SDRAM存儲(chǔ)器通過(guò)CPCI總線與單板計(jì)算機(jī)相連接，所述第一 FPGA與第一配置芯片、第一 CPCI連接器相連接，所述第二FPGA與第二配置芯片、第二 CPCI連接器相連接，所述第三FPGA與第三配置芯片相連接，所述第三FPGA通過(guò)第一 PCI橋芯片與第三CPCI連接器相連接，時(shí)鐘功分器分別與第一 FPGA、第二FPGA以及第三FPGA相連接。3.根據(jù)權(quán)利要求1所述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述測(cè)試環(huán)境擴(kuò)展板包括第四FPGA、RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第二 PCI橋芯片、第一晶振電路、第二晶振電路、功分器電路、第四配置芯片以及第五配置芯片，所述第四FPGA分別與RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片、第四配置芯片、第二 PCI橋芯片以及第一晶振電路相連接，所述RS485電平轉(zhuǎn)換芯片、TTL電平轉(zhuǎn)換芯片分別與RS485接口、TTL接口相連接，所述第四FPGA與LVDS接口相連接，所述功分器電路分別與第四FPGA、第二 PCI橋芯片以及第二晶振電路相連接，所述第二 PCI橋芯片與第五配置芯片相連接。4.根據(jù)權(quán)利要求1所述的一種電子對(duì)抗通用環(huán)境測(cè)試模擬系統(tǒng)，其特征在于，所述光纖擴(kuò)展板包括第五FPGA、第五SDRAM存儲(chǔ)器、第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路、第一光纖接口連接器、第二光纖接口連接器、第三晶振電路、第三PCI橋芯片、第六配置芯片、第七配置芯片、第四CPCI連接器以及穩(wěn)壓芯片，所述第五FPGA分別與第五SDRAM存儲(chǔ)器、第四CPCI連接器、第三晶振電路、第六配置芯片以及第三PCI橋接芯片相連接，所述第五FPGA通過(guò)第一光電轉(zhuǎn)換電路、第二光電轉(zhuǎn)換電路分別與第一光纖接口連接器、第二光纖接口連接器相連接，所述第三PCI橋接芯片分別連接與第七配置芯片、PCI總線相連接，所述穩(wěn)壓芯片為光纖擴(kuò)展板提供電力支持。
【文檔編號(hào)】G01R31/00GK205427066SQ201521007729
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2015年12月8日
【發(fā)明人】舒德軍, 王偉, 吳智慧
【申請(qǐng)人】南京長(zhǎng)峰航天電子科技有限公司