專利名稱：漏電流校正電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測(cè)試半導(dǎo)體器件的半導(dǎo)體測(cè)試裝置，更確切地說(shuō)涉及一種用于降低在用作被測(cè)試器件的負(fù)載的可編程負(fù)載電路或類似電路中的漏電流的漏電流校正電路。
在半導(dǎo)體測(cè)試裝置的測(cè)試頭上專用于被測(cè)試器件(下文稱為‘DUT’)的輸入/輸出引腳的電子電路被稱為引腳電子電路。該引腳電子電路包含一驅(qū)動(dòng)器，用于向DUT的引腳施加預(yù)定的信號(hào)；比較器，用于確定由DUT輸出的信號(hào)的電平(高或低)以及可編程負(fù)載電路，當(dāng)由DUT輸出信號(hào)時(shí)用作負(fù)載。
用于可編程負(fù)載電路的負(fù)載狀態(tài)可以由一控制整個(gè)半導(dǎo)體測(cè)試裝置的處理器來(lái)改變，以及某一負(fù)載可按DUT規(guī)定的的技術(shù)條件來(lái)形成。


圖1是可編程負(fù)載電路的例舉性結(jié)構(gòu)的電路圖。
在圖1中，引腳電子電路包含一驅(qū)動(dòng)器3，比較器4，以及可編程負(fù)載電路1，為進(jìn)行測(cè)試將DUT2連接到該引腳電子電路。
可編程負(fù)載電路1包含由4個(gè)二極管D3-D6組成的二極管橋式電路；用作DUT2的負(fù)載的笫一電流源14和笫二電流源15；可編程電壓源20，其用于向二極管橋式電路提供閾值電壓Vth，該電壓用作選擇笫一電流源14還是笫二電流源15(兩者用作DUT2的負(fù)載)的判別標(biāo)準(zhǔn)；晶體管Q5-Q8，用作將笫一電流源14和笫二電流源15連接到二極管橋式電路或連接到地電位的開(kāi)關(guān)；第一可調(diào)電壓源18(負(fù)電壓源)，用于當(dāng)可編程負(fù)載電路1斷開(kāi)(OFF)時(shí)使節(jié)點(diǎn)A放電；笫二可調(diào)電壓源19(正電壓源)，用于當(dāng)可編程負(fù)載電路1斷開(kāi)(OFF)時(shí)向節(jié)點(diǎn)B充電；二極管D1，用作將節(jié)點(diǎn)A與笫一可調(diào)電壓源18連通的開(kāi)關(guān)；二極管D2，用作將節(jié)點(diǎn)B與第二可調(diào)電壓源19連通的開(kāi)關(guān)；ON/OFF信號(hào)源11，用于輸出一用于控制可編程負(fù)載電路1接通/斷開(kāi)(ON/OFF)的信號(hào)；笫三電流源16，用于當(dāng)可編程負(fù)載電路1斷開(kāi)時(shí)，將在節(jié)點(diǎn)B處的電壓引入到第二可調(diào)電壓源19的輸出電壓端Vp；笫四電流源17，用于當(dāng)可編程負(fù)載電路1斷開(kāi)時(shí)，將在節(jié)點(diǎn)A處的電壓引入到第一可調(diào)電壓源18的輸出電壓端Vm；晶體管Q1Q4，用作轉(zhuǎn)換笫三電流源16和第四電流源17的電流通路的開(kāi)關(guān)；以及笫一電平移動(dòng)電路12和笫二電平移動(dòng)電路13，用于根據(jù)ON/OFF信號(hào)源1的輸出信號(hào)驅(qū)動(dòng)晶體管Q1-Q8。
可編程負(fù)載電路1的接通(ON)是指處于這樣一種狀態(tài)，即其中笫一電流源14或笫二電流源15連接到DUT2作為負(fù)載，而可編程負(fù)載電路1的斷開(kāi)(OFF)是指處于這樣一種狀態(tài)，即其中笫一電流源14和笫二電流源15分別連接到地電位并且沒(méi)有負(fù)載連接到DUT2。
此外，可編程電壓源20的輸出電壓Vth，笫一電流源14的輸出電流I1以及笫二電流源15的輸出電流I2每個(gè)都是可變的，并可通過(guò)編程處理設(shè)置為預(yù)定的數(shù)值。
按照這種結(jié)構(gòu)，當(dāng)由DUT2輸出信號(hào)時(shí)，驅(qū)動(dòng)器3的輸出維持高阻抗?fàn)顟B(tài)，可編程負(fù)載電路1被置于接通(ON)狀態(tài)。利用ON/OF信號(hào)源11的輸出信號(hào)控制可編程負(fù)載電路1的ON/OF，使得當(dāng)由ON/OF信號(hào)源11的輸出信號(hào)為高電平時(shí)，可編程負(fù)載電路1接通(ON)。
當(dāng)由ON/OF信號(hào)源11的輸出信號(hào)為高電平時(shí)，笫一電平移動(dòng)電路12向晶體管Q1和Q6提供基極電流而笫二電平移動(dòng)電路13向晶體管Q3和Q8提供基極電流。同時(shí)晶體管Q2、Q4、Q5和Q7關(guān)斷(OFF)，而晶體管Q1、Q3、Q6和Q8導(dǎo)通(ON)。
當(dāng)晶體管Q1、Q3導(dǎo)通(ON)時(shí)，笫三電流源16和第四電流源17分別通過(guò)晶體管Q1和Q3連接到地電位。
當(dāng)由DUT2輸出的信號(hào)為高電平時(shí)，在這樣一種狀態(tài)，電流I2由DUT2經(jīng)過(guò)二極管D6流到第二電流源15，這是由于DUT2的輸出電壓高于閾值電壓Vth。
另一方面，當(dāng)由DUT2輸出的信號(hào)為低電平時(shí)，在這樣一種狀態(tài)，電流I1由第一電流源14經(jīng)過(guò)二極管D4流到DUT2，這是由于DUT2的輸出電壓低于閾值電壓Vth。
因此，連接到DUT2的輸出端上的負(fù)載根據(jù)其輸出電壓轉(zhuǎn)換，以及負(fù)載的數(shù)值由第一電流源14的輸出電流I1和第二電流源15的輸出電流I2來(lái)確定。
可編程電壓源20、第一電流源14和第二電流源15的輸出值可以通過(guò)編程處理來(lái)改變，用作負(fù)載的電流值I1、I2可以根據(jù)DUT2的技術(shù)條件來(lái)改變。
另一方面，當(dāng)DUT2轉(zhuǎn)換到信號(hào)輸入狀態(tài)時(shí)，由驅(qū)動(dòng)器3向DUT2輸出信號(hào)，以及DUT2的輸出被置于高阻抗?fàn)顟B(tài)。此外，由于無(wú)需接負(fù)載，可編程負(fù)載電路1置于OFF。
當(dāng)由ON/OF信號(hào)源11的輸出信號(hào)為低電平時(shí)可編程負(fù)載電路1關(guān)斷。當(dāng)由ON/OF信號(hào)源11的輸出信號(hào)為低電平時(shí)，第一電平移動(dòng)電路12向晶體管Q2和Q5提供基極電流，而第二電平移動(dòng)電路13向晶體管Q4和Q7提供基極電流。在這個(gè)過(guò)程中，晶體管Q1、Q3、Q6和Q8分別關(guān)斷(OFF)，而晶體管Q2、Q4、Q5和Q7分別導(dǎo)通(ON)。
當(dāng)晶體管Q2、Q4導(dǎo)通(ON)時(shí)，第三電流源16和節(jié)點(diǎn)B通過(guò)晶體管Q2連通，向在節(jié)點(diǎn)B處的寄生電容充電到(Vp加上二極管D2的正向壓降VF。)此外，第四電流源17和節(jié)點(diǎn)A通過(guò)晶體管Q4連通，使在節(jié)點(diǎn)A處的寄生電容放電到(Vm減去二極管D5的正向壓降VF。)。
另一方面，當(dāng)晶體管Q5、Q7導(dǎo)通(ON)時(shí)，第一電流源14和地電位通過(guò)晶體管Q5連通，而第二電流源15和地電位通過(guò)晶體管Q7連通。因此，DUT2與第一電流源14和第二電流源15(作為DUT2的負(fù)載)的連接被斷開(kāi)。
在這種可編程的負(fù)載電路和具有引腳電子電路的驅(qū)動(dòng)器中，希望漏電流較小以保證在輸出禁止(disable)狀態(tài)時(shí)更高的測(cè)試精度。
利用圖1所示的可編程的負(fù)載電路1中，在禁止(disable)狀態(tài)時(shí)即當(dāng)可編程的負(fù)載電路1關(guān)斷(OFF)時(shí)，漏電流Ileakage表示為Ileakage＝ID4-ID6。
圖1所示的可編程的負(fù)載電路是這樣一種電路，其通過(guò)反向偏置二極管或晶體管將輸出置于高阻抗?fàn)顟B(tài)。當(dāng)在這一電路中使用高速二極管、晶體管或類似元件時(shí)，由于反向偏置使漏電流增加，這是因?yàn)橐话阙厔?shì)是速度越快的元件呈現(xiàn)越低的反向耐壓所致。
由于這一原因，當(dāng)測(cè)量DUT2的電源電流(消耗電流)時(shí)，引腳電子電路的漏電流影響DUT2的各個(gè)引腳，引起半導(dǎo)體測(cè)試裝置的測(cè)量精度下降。
本發(fā)明正是為解決在在先技術(shù)中的上述固有問(wèn)題，其目的是提供一種漏電流校正電路，其能夠降低流入到可編程的負(fù)載電路或驅(qū)動(dòng)器中的漏電流，從而改進(jìn)半導(dǎo)體測(cè)試裝置的測(cè)量精度。
本發(fā)明涉及一種漏電流校正電路，用于降低流入到處于高阻抗?fàn)顟B(tài)的電路中的漏電流，其中該漏電流校正電路的構(gòu)成具有一校正電路，用于檢測(cè)漏電流和使一用于補(bǔ)償漏電流的電流流入電路的輸出端。
按照這種方式，利用由校正電路流出的電流補(bǔ)償流入該電路的輸出端的漏電流，因此能夠降低漏電流。
圖1是表示可編程負(fù)載電路的例舉性結(jié)構(gòu)的電路示意圖；圖2是表示根據(jù)本發(fā)明的一種漏電流校正電路結(jié)構(gòu)的電路示意圖；圖3是表示根據(jù)本發(fā)明的漏電流校正電路的第一實(shí)施例的結(jié)構(gòu)的電路示意圖；圖4是表示根據(jù)本發(fā)明的漏電流校正電路的第二實(shí)施例的結(jié)構(gòu)的電路示意圖；圖5是表示包含在該漏電流校正電路中的電流鏡像電路的另一例舉性結(jié)構(gòu)的電路示意圖。
下面參照附圖介紹本發(fā)明。
圖2是表示根據(jù)本發(fā)明的一種漏電流校正電路結(jié)構(gòu)的電路示意圖。圖2表示的電路結(jié)構(gòu)其中將根據(jù)本發(fā)明的一種漏電流校正電路附加到圖1中所示驅(qū)動(dòng)器3上。
在圖2中，驅(qū)動(dòng)器3包含晶體管Q11和Q12，用于將預(yù)定的信號(hào)提供到DUT2；二極管D11和D12，與晶體管Q11和Q12串聯(lián)；第一開(kāi)關(guān)34，用于轉(zhuǎn)換提供到晶體管Q11的基極上的電壓；第二開(kāi)關(guān)35，用于轉(zhuǎn)換提供到晶體管Q12的基極上的電壓；第一可調(diào)電壓源36，用于當(dāng)驅(qū)動(dòng)器3關(guān)斷(OFF)時(shí)將負(fù)電壓Vm提供到晶體管Q11的基極上，以便使晶體管Q11關(guān)斷(OFF)；第二可調(diào)電壓源37，用于當(dāng)驅(qū)動(dòng)器3關(guān)斷(OFF)時(shí)將正電壓Vp提供到晶體管Q12的基極，以便使晶體管Q12關(guān)斷(OFF)；第一電平移動(dòng)電路32，用于當(dāng)驅(qū)動(dòng)器3導(dǎo)通(ON)時(shí)將驅(qū)動(dòng)電壓提供到晶體管Q11的基極；第二電平移動(dòng)電路33，用于當(dāng)驅(qū)動(dòng)器3導(dǎo)通(ON)時(shí)將驅(qū)動(dòng)電壓提供到晶體管Q12的基極；以及第三開(kāi)關(guān)31，用于轉(zhuǎn)換提供到第一電平移動(dòng)電路32和第二電平移動(dòng)電路33的電壓。
驅(qū)動(dòng)器3連接到第三可調(diào)電壓源23，該電壓源23用于向第一電平移動(dòng)電路32和第二電平移動(dòng)電路33提供高電平電壓；第四電壓源24，用于提供低電平電壓；H/L信號(hào)源22，用于輸出一用于轉(zhuǎn)換驅(qū)動(dòng)器3中的第三開(kāi)關(guān)31的信號(hào)；以及ON/OFF信號(hào)源21，用于輸出一控制驅(qū)動(dòng)器3導(dǎo)通/關(guān)斷(ON/OFF)的信號(hào)。驅(qū)動(dòng)器3是由這些電路控制的。
按照這種結(jié)構(gòu)，當(dāng)驅(qū)動(dòng)器3關(guān)斷(OFF)時(shí)，即驅(qū)動(dòng)器3處于禁止?fàn)顟B(tài)時(shí)晶體管Q11和Q12關(guān)斷(OFF)，使得驅(qū)動(dòng)器3處于高阻抗?fàn)顟B(tài)。這時(shí)希望流入到輸出端的漏電流變小。然而，實(shí)際上漏電流Ileakage流過(guò)二極管D11、D12和晶體管Q11與Q12，它的數(shù)值表示如下Ileakage＝ID11-ID12根據(jù)本發(fā)明的漏電流校正電路包含第一校正電路51，用于校正流過(guò)二極管D11的漏電流；以及第二校正電路52，用于校正流過(guò)二極管D12的漏電流。
第一校正電路51檢測(cè)流過(guò)二極管D11的電流ID11，并使其電流Iout1具有的數(shù)值等于ID11及具有相反極性流入驅(qū)動(dòng)器3的輸出端。
第二校正電路52檢測(cè)流過(guò)二極管D12的電流ID12，并使電流Iout2具有的數(shù)值等于ID12及具有相反極性流入驅(qū)動(dòng)器3的輸出端。
在這種情況下，流入驅(qū)動(dòng)器3的輸出端的漏電流Ileakage為Ileakage＝ID11-Iout1-ID12+Iout2＝0因此，半導(dǎo)體測(cè)量裝置的測(cè)量精度提高，這是由于由DUT2觀看的漏電流可以降低。
下面參照各實(shí)施例更具體地介紹本發(fā)明。
(第一實(shí)施例)圖3是表示根據(jù)本發(fā)明的漏電流校正電路的第一實(shí)施例的結(jié)構(gòu)的電路示意圖。在這個(gè)實(shí)施例中，將介紹用于附加到圖2中的驅(qū)動(dòng)器3上的漏電流校正電路的一個(gè)電路的具體實(shí)例。
在圖3中，根據(jù)該實(shí)施例的漏電流校正電路包含第一校正電路51，用于校正流入到驅(qū)動(dòng)器3中的二極管D11的漏電流；和第二校正電路52，用于校正流入到驅(qū)動(dòng)器3中的二極管D12的漏電流。
第一校正電路51包含第一電流鏡像電路54，其是由晶體管Q13和Q14組成的并接收流過(guò)二極管D11的漏電流ID11以輸出一等于ID11的電流；第二電流鏡像電路53，其是由晶體管Q15和Q16組成的并接收由第一電流鏡像電路54輸出的電流，用于使相對(duì)漏電流ID11具有相反極性的電流Iout1流入到驅(qū)動(dòng)器3的輸出端。
第二校正電路52包含第三電流鏡像電路55，其是由晶體管Q17和Q18組成的并接收流過(guò)二極管D12的漏電流ID12以輸出一等于ID12的電流；第四電流鏡像電路56，其是由晶體管Q19和Q20組成的并接收由第三電流鏡像電路55輸出的電流，用于使相對(duì)漏電流ID12具有相反極性的電流Iout2流入到驅(qū)動(dòng)器3的輸出端。
下面，按照?qǐng)D3中所示的結(jié)構(gòu)介紹漏電流校正電路的工作情況。
當(dāng)驅(qū)動(dòng)器3處于禁止?fàn)顟B(tài)時(shí)，由于負(fù)電壓Vm施加在晶體管Q11的基極上，反向電壓分別施加在二極管D11和晶體管Q11的基極-發(fā)射極。這時(shí)，反向電流(漏電流)ID11流過(guò)二極管D11，同時(shí)反向電流IQ11過(guò)晶體管Q11的基極-發(fā)射極。
由于施加在晶體管Q11的基極-發(fā)射極的反向電壓被限制到約0.7伏，其為在第一電流鏡像電路54中的晶體管Q13的基極-發(fā)射極之間的正向電壓。IQ11的數(shù)值變得極小并可忽略。換句話說(shuō)ID11＝IQ13+IQ11≈IQ13由于第一電流鏡像電路54和第二電流鏡像電路53分別運(yùn)行以均衡輸入電流和輸出電流，作為到第一電流鏡像電路54的輸入電流的IQ13，作為到第一電流鏡像電路54的輸出電流的和第二電流鏡像電路53的輸入電流的IQ14，以及作為第二電流鏡像電路53的輸出電流的Iout1具有相等數(shù)值。
因此，流過(guò)二極管D11的電流ID11和第一校正電路51的輸出電流的Iout1具有相等數(shù)值和相反極性，如圖3中所示。
與之相似，作為在第二校正電路52中的第三電流鏡像電路55的輸入電流的IQ17，作為由第三電流鏡像電路55的輸出電流和到第四電流鏡像電路56的輸入電流的IQ18，以及作為第四電流鏡像電路56的輸出電流的Iout2具有相等數(shù)值，因此，流過(guò)二極管D12的電流ID12和第二校正電路52的輸出電流的Iout2具有相等數(shù)值和相反極性，如圖3中所示。
因此，由DUT2觀看的驅(qū)動(dòng)器3的漏電流Ileakage為
Ileakage＝ID11-Iout1-ID12+Iout2＝0(第二實(shí)施例)圖4是表示根據(jù)本發(fā)明的漏電流校正電路的第二實(shí)施例的結(jié)構(gòu)的電路示意圖。根據(jù)這個(gè)實(shí)施例的漏電流校正電路具有這樣一種結(jié)構(gòu)，其中將根據(jù)本發(fā)明的漏電流校正電路附加到圖1中的可編程負(fù)載電路上。
在圖4中，根據(jù)該實(shí)施例的漏電流校正電路包含第一校正電路61，用于校正流入到可編程負(fù)載電路1中的二極管D4的漏電流；和第二校正電路62，用于校正流入到可編程負(fù)載電路1中的二極管D6的漏電流。
第一校正電路61包含一具有與在可編程負(fù)載電路1中的二極管D4相同特性的二極管D21；晶體管Q21，其發(fā)射極通過(guò)二極管D21連接到節(jié)點(diǎn)A并流入一等于通過(guò)二極管D4流動(dòng)的電流ID4的電流；第一電流鏡像電路63，其接收通過(guò)晶體管Q21流動(dòng)的電流IQ21作為輸入電流，以輸出一等于輸入電流IQ21的電流；晶體管Q22，其接收第一電流鏡像電路63的輸出電流IQ24作為輸入電流，以產(chǎn)生一等于電流IQ24的流入到可編程負(fù)載電路1中的輸出端(節(jié)點(diǎn)C)的電流IQ22。
第二校正電路62包含一具有與在可編程負(fù)載電路1中的二極管D6相同特性的二極管D22；晶體管Q25，其發(fā)射極通過(guò)二極管D22連接到節(jié)點(diǎn)B并流入一等于通過(guò)二極管D6流動(dòng)的電流ID6的電流；第二電流鏡像電路64，其接收通過(guò)晶體管Q25流動(dòng)的電流IQ25作為輸入電流，以輸出一等于輸入電流IQ25的電流；以及晶體管Q26，其接收第二電流鏡像電路64的輸出電流IQ28，以產(chǎn)生一等于電流IQ28的流入到可編程負(fù)載電路1中的輸出端(節(jié)點(diǎn)C)的電流IQ26。
下面，按照?qǐng)D4中所示的結(jié)構(gòu)介紹漏電流校正電路的工作情況。
當(dāng)可編程負(fù)載電路1處于禁止?fàn)顟B(tài)時(shí)，由于負(fù)電壓Vm-(二極管D1的正向電壓VF)施加在節(jié)點(diǎn)A上，反向電壓施加在二極管D4上，使反向電流(漏電流)ID4流過(guò)二極管D4。施加在二極管D4上的反向電壓同樣施加在二極管D21上，使得維持ID4＝ID21。
假設(shè)晶體管Q21具有足夠大的hFE及晶體管Q21的基極電流可忽略，則維持ID21＝IQ21。
第一電流鏡像電路63輸出基本上等于IQ21的IQ24，以及晶體管Q22產(chǎn)生一基本上等于IQ24的流入到節(jié)點(diǎn)C的IQ22。換句話說(shuō)，維持ID4＝IQ22(然而，如圖4中所示，ID4和IQ22的極性相反)。
與之相似，由于負(fù)電壓Vp+(二極管D2的正向電壓VF)施加在節(jié)點(diǎn)B上，反向電壓施加在二極管D6上，使反向電流(漏電流)ID6流過(guò)二極管D6。這時(shí)，施加在二極管D6上的反向電壓同樣施加在二極管D22上，使得維持ID6＝ID22。
假設(shè)晶體管Q25具有足夠大的hFE，及晶體管Q25的基極電流可忽略，則維持ID22＝IQ25。
第一電流鏡像電路63輸出基本上等于IQ25的IQ28，以及晶體管Q26產(chǎn)生一基本上等于IQ28的流入到節(jié)點(diǎn)C的IQ26。換句話說(shuō)，維持ID6＝IQ26(然而，如圖4中所示，ID6和IQ26的極性相反)。
因此，由DUT2觀看的可編程負(fù)載電路1的漏電流Ileakage為ILeakage＝ID4-IQ22-ID6+IQ26＝0在圖3和4中所示的各個(gè)電流鏡像電路為最簡(jiǎn)單的結(jié)構(gòu)。該各個(gè)電流鏡像電路并不局限于這些結(jié)構(gòu)，以及利用公知的電流鏡像電路能夠降低基極的影響，如在圖5中所示的。能夠提供進(jìn)一步降低誤差的漏電流校正電路。此外，在圖3中所示的二極管D11和D12以及在圖4中所示的二極管D1-D6、D21和D22可以用這樣一種電路來(lái)替代，該電路具有一其基極和集電彼此連接的晶體管。
根據(jù)本發(fā)明的漏電流校正電路可用于一種通過(guò)反向偏置二極管和晶體管將輸出置于高阻抗?fàn)顟B(tài)的電路中，特別適用于在半導(dǎo)體測(cè)試裝置的引腳電子電路中的驅(qū)動(dòng)器和可編程負(fù)載電路。
權(quán)利要求
1一種漏電流校正電路，用于降低流入處于高阻抗?fàn)顟B(tài)的電路的輸出端的漏電流，包含一校正電路，用于檢測(cè)漏電流和使一電流流動(dòng)，用以補(bǔ)償流入到該電路的輸出端的所述漏電流。
2根據(jù)權(quán)利要求1所述的漏電流校正電路，其中所述校正電路包含電流檢測(cè)電路，用于檢測(cè)漏電流和輸出一等于該漏電流的電流；以及電流供給電路，用于接收來(lái)自所述電流檢測(cè)電路輸出電流作為輸入和使一電流流動(dòng)，用以補(bǔ)償流入到所述電路的輸出端的所述漏電流。
3根據(jù)權(quán)利要求2所述的漏電流校正電路，其中所述電流檢測(cè)電路是一電流鏡像電路。
4根據(jù)權(quán)利要求2所述的漏電流校正電路，其中所述電流提供電路是一電流鏡像電路。
5根據(jù)權(quán)利要求1所述的漏電流校正電路，其中所述校正電路包含第一電路，用于檢測(cè)漏電流和輸出一等于該漏電流的電流；第二電路，用于接收來(lái)自所述第一電路的輸出電流作為輸入，以便輸出一其具有與該輸出電流相反極性的電流；以及第三電路，用于接收來(lái)自所述第二電路的輸出電流作為輸入，和使一電流流動(dòng)，用以補(bǔ)償流入到所述電路的輸出端的所述漏電流。
6根據(jù)權(quán)利要求5所述的漏電流校正電路，其中所述第一電路包含一個(gè)二極管，通過(guò)其流過(guò)一等于漏電流的電流；以及一個(gè)晶體管，其發(fā)射極與所述二極管串聯(lián)，由集電極輸出一等于漏電流的電流。
7根據(jù)權(quán)利要求5所述的漏電流校正電路，其中所述第二電路是一電流鏡像電路。
8根據(jù)權(quán)利要求5所述的漏電流校正電路，其中所述第三電路包含一個(gè)晶體管，其基極和集電極連接在一起，所述晶體管接收來(lái)自所述第二電路的輸出電流，以便由發(fā)射極輸出一電流用以補(bǔ)償所述漏電流。
全文摘要
一種漏電流校正電路,用于降低流入處于高阻抗?fàn)顟B(tài)的電路的輸出端的漏電流。該結(jié)構(gòu)包含:一校正部分,其包含電流檢測(cè)電路,用于檢測(cè)漏電流和輸出一等于該漏電流的電流;和一電流供給電路,用于接收來(lái)自所述電流檢測(cè)電路的輸出電流作為輸入和使一電流流動(dòng),用以補(bǔ)償流入到處于高阻抗?fàn)顟B(tài)的電路的輸出端的所述漏電流。
文檔編號(hào)G01R31/26GK1254417SQ97182134
公開(kāi)日2000年5月24日 申請(qǐng)日期1997年12月25日 優(yōu)先權(quán)日1997年12月25日
發(fā)明者鹽塚弘幸 申請(qǐng)人:株式會(huì)社艾德溫特斯特