專(zhuān)利名稱(chēng)：納米硅薄膜四島-梁-膜傳感器芯片及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及超微壓力傳感器，特指納米硅薄膜四島一梁一膜傳感器芯片及其制備 方法。
背景技術(shù)：
隨著科學(xué)技術(shù)的迅猛發(fā)展，壓力的測(cè)試技術(shù)，已越來(lái)越廣泛地應(yīng)用于航天、航空、 交通運(yùn)輸、冶金、機(jī)械制造、石化、輕工、技術(shù)監(jiān)督與測(cè)試等技術(shù)領(lǐng)域。在工業(yè)自控、環(huán)保設(shè)備 和醫(yī)療儀器等方面均對(duì)超微小壓力的測(cè)量提出迫切需求，因此研究超微壓力傳感器能具有 重要意義和明顯價(jià)值。目前上述行業(yè)所用的高性能壓力傳感器80 %以上依賴(lài)進(jìn)口，每年花去國(guó)家大量外 匯。本發(fā)明目的是研發(fā)O 100Pa、0 250Pa、0 500Pa系列量程，具有高靈敏度、高可靠 性和高穩(wěn)定性的超微壓壓力傳感器，以滿足國(guó)內(nèi)對(duì)高性能壓力傳感器的迫切需要。目前傳感器一般采用單晶硅材料和多晶硅材料制成的，這種材料在外力作用下能 引起硅晶格常數(shù)的變化，從而使其電阻發(fā)生變化，通過(guò)檢測(cè)電阻的變化來(lái)達(dá)到對(duì)外壓力大 小的測(cè)量。但是這種材料在對(duì)超微壓力的測(cè)量有一定的局限性，使得對(duì)更小壓力的測(cè)量變 得困難。在結(jié)構(gòu)上最常用的有平膜、島膜、梁膜結(jié)構(gòu)，但是由于各自的局限性，很難實(shí)現(xiàn)對(duì) 超微壓力測(cè)量。目前最先進(jìn)的是結(jié)構(gòu)是將平膜、島膜與梁膜結(jié)合起來(lái)，提出的雙島一梁一膜 結(jié)構(gòu)，可在一定程度上實(shí)現(xiàn)對(duì)微壓力的測(cè)量，可相應(yīng)提高傳感器的靈敏度和線性度。目前這 種結(jié)構(gòu)其測(cè)量量程僅僅為300Pa，很難對(duì)更加微小的壓力進(jìn)行測(cè)量。我們創(chuàng)新性地提出了四島一梁一膜傳感器芯片結(jié)構(gòu)，此種傳感器結(jié)構(gòu)利用了雙 島一梁一膜結(jié)構(gòu)的優(yōu)點(diǎn)，同時(shí)又進(jìn)一步地提高了傳感器的靈敏度和抗過(guò)載能力，可以實(shí)現(xiàn) 對(duì)IOOPa左右的壓力的測(cè)量。納米硅薄膜是一種結(jié)構(gòu)新穎的硅薄膜材料，由體積分?jǐn)?shù)各占一半的大量納米級(jí)晶 粒及界面所組成。在晶粒區(qū)域的硅原子具有較高的周期性，類(lèi)似于單晶結(jié)構(gòu)，但界面區(qū)域的 Si原子卻呈長(zhǎng)程無(wú)序性，結(jié)構(gòu)較為松散，具有較大柔性。當(dāng)有外力作用于薄膜時(shí)，界面區(qū) 域會(huì)發(fā)生顯著的弛豫過(guò)程，改變了隧穿電子的輸運(yùn)路徑，引起隧穿電子數(shù)量和能量的變化， 從而改變了薄膜本身的電阻大小，這便是納米硅薄膜壓阻效應(yīng)的主要來(lái)源。已實(shí)驗(yàn)驗(yàn)證，當(dāng) 40%< Xc < 60%時(shí)，壓力靈敏度系數(shù)發(fā)生較大變化，實(shí)驗(yàn)研究發(fā)現(xiàn)當(dāng)Xc 52%時(shí)壓力 靈敏度系數(shù)可達(dá)到130，是單晶硅和多晶硅薄膜壓阻系數(shù)的6 8倍，采用納米硅薄膜作為 傳感器的敏感元件，為設(shè)計(jì)高靈敏度超微壓壓力傳感器提供了方向。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種超微壓力傳感器的結(jié)構(gòu)及制備方法，即采用一種新的壓 力傳感器芯片結(jié)構(gòu)(四島一梁一膜的芯片結(jié)構(gòu))，并利用納米硅薄膜作為壓力傳感器的敏 感膜來(lái)制備壓力傳感器。在單晶硅襯底上利用增強(qiáng)等離子化學(xué)沉積法(PECVD)生長(zhǎng)優(yōu)質(zhì)納米硅薄膜作為力敏層，與硅微加工工藝結(jié)合，制作高靈敏度壓阻式微型壓力傳感器芯片，通 過(guò)無(wú)應(yīng)力封裝工藝，研制出高靈敏度、高可靠性和高穩(wěn)定性特點(diǎn)的超微壓力傳感器。所述納米硅薄膜四島一梁一膜傳感器芯片為正方形，采用單晶硅作為芯片材料， 納米硅作為敏薄電阻材料；芯片有效區(qū)域?yàn)檎叫?，其背面?個(gè)大島和4個(gè)小島組成，小 島位于大島之上；有效芯片區(qū)域的正面由1個(gè)中央梁、2個(gè)邊緣梁、2片平膜區(qū)域及2片梁膜 區(qū)域構(gòu)成，中間梁的中心位置位于芯片正面的中央，梁膜區(qū)中心與芯片中心在一條水平直 線上，并關(guān)于芯片中心對(duì)稱(chēng)分布；2個(gè)邊緣梁中心位置與芯片中心在同一水平直線上，位于 梁膜區(qū)的外端；平膜片區(qū)域位于梁膜片、中間梁及邊緣梁之外的芯片有效區(qū)域內(nèi)，大島和小 島對(duì)稱(chēng)分布在梁膜區(qū)域的背面，中間梁和邊緣梁上設(shè)有納米硅材料做成的電阻。本發(fā)明提出了四島一梁一膜芯片傳感器結(jié)構(gòu)，四島在硅膜梁膜區(qū)的背面，此結(jié)構(gòu) 既利用了雙島梁膜的優(yōu)點(diǎn)，島與梁的結(jié)合，起到了二次應(yīng)力集中的效果，四島在硅膜厚梁區(qū) 的背面，而在硅膜正面有一個(gè)橫貫著四個(gè)硅島、并將硅膜分為對(duì)稱(chēng)兩部分的硅梁，力敏電阻 設(shè)置在島、島之間及島、邊界的硅梁上，起著應(yīng)力二次集中的效果，提高了傳感器的靈敏度 和線性度。同時(shí)四個(gè)島的總面積又比較小，這樣芯片與底部玻璃鍵合時(shí)，可進(jìn)一步地減小吸 附力，進(jìn)一步提高抗過(guò)載能力。而且四島一梁一膜芯片結(jié)構(gòu)的應(yīng)力分布比雙島結(jié)構(gòu)對(duì)稱(chēng)性 更好，將四個(gè)電阻分別放在中間梁和邊緣梁上，中間梁上電阻受到壓應(yīng)力，邊緣梁上電阻 受到拉應(yīng)力，其應(yīng)力值大小幾乎相等，而符號(hào)相反，通過(guò)力敏電阻將應(yīng)力轉(zhuǎn)化為阻值的變 化。中間與邊緣的電阻變化大小相等、符號(hào)相反，通過(guò)惠斯通電橋，采用恒流源激勵(lì)，可以實(shí) 現(xiàn)電壓的最大輸出，實(shí)現(xiàn)對(duì)超微壓力的測(cè)量。具體結(jié)構(gòu)參數(shù)所下所述實(shí)現(xiàn)本發(fā)明的技術(shù)方案為(一)芯片結(jié)構(gòu)以下尺寸均按橫向尺寸X縱向尺寸X厚度之順序描述。(1)芯片尺寸范圍可在橫向尺寸3mm 6mm，縱向尺寸為3 6mm，厚度200 300 μ m ；優(yōu)選 4mmX4mmX258ym。(2)芯片有效區(qū)域尺寸范圍可在橫向尺寸2. 5mm 4mm，縱向尺寸為2. 5mm 4mm,厚度 8 15 μ m ；優(yōu)選 3mmX 3mmX 10 μ m。(3)背部腐蝕最大深度可在200 300 μ m,優(yōu)選230 μ m。(4)中間梁為長(zhǎng)方形，其尺寸范圍可在橫向尺寸150μπι 200μπι，縱向尺寸 100 160 μ m，厚度ΙΟμπι 20μπι ；優(yōu)選180 μ mX 136 μ mX 18 μ m。中間梁的中心位置位
于芯片上表面的正中央。(5)邊緣梁為長(zhǎng)方形，尺寸范圍可在橫向尺寸150μπι 200μπι，縱向尺寸為 50 80μ ，厚度ΙΟμ 20μ ;優(yōu)選180μπιΧ68μπι Χ18μπι。兩個(gè)邊緣梁中心位置與 芯片中心在同一水平直線上，并距離芯片中心點(diǎn)的距離可在1.3mm 1.7mm范圍內(nèi)；優(yōu)選 1. 46mm，兩邊緣梁關(guān)于芯片中心對(duì)稱(chēng)分布。(6)大島為正方形，其尺寸范圍可在橫向尺寸200μπι 400μπι，縱向尺寸為 200 400 μ m, 50 μ m 100 μ m ；^it^J 300 μ mX 300 μ mX 80 μ m。(7)小島為正方形，尺寸范圍可在橫向尺寸150 μ m 250 μ m，縱向尺寸為150
5250 μ m,厚度 10 μ m 30 μ m ；優(yōu)選為 200 μ mX 200 μ mX 20 μ m。(8)取芯片中心為坐標(biāo)原點(diǎn)，則大島(小島)的中心坐標(biāo)的絕對(duì)值范圍為橫向尺 寸可在0. 6mm 0. 8mm,縱向尺寸可在0. 3mm 0. 5mm ；優(yōu)選坐標(biāo)分別為(0. 75mm, 0. 47mm)、(-0. 75mm, 0. 47mm)、(-0. 75mm, -0. 47mm)、(0. 75mm, -0. 47mm)。(9)梁膜區(qū)為長(zhǎng)方形，尺寸范圍可在橫向尺寸1.5mm 2mm，縱向尺寸為Imm 1. 5謹(jǐn)，厚度10 μ m 20 μ m ；優(yōu)選1. 68謹(jǐn)X 1. 36謹(jǐn)X 18 μ m。梁膜區(qū)中心與芯片中心在一條 水平直線上，距離芯片中心的距離可在1. 2mm 1. 8mm之內(nèi)，優(yōu)選0. 74mm,兩片梁膜區(qū)域關(guān) 于芯片中心對(duì)稱(chēng)分布。(10)平膜片區(qū)域位置位于梁膜片、中間梁及邊緣梁之外的芯片有效區(qū)域內(nèi)。(11)電阻彎兩折，為U形。端頭尺寸尺寸范圍可在橫向尺寸20μπι 30μπι， 縱向尺寸20μπι 30μπι;優(yōu)選尺寸40μπιΧ40μπι。拐角處其尺寸范圍可在橫向尺寸 60μπ 80μ ，縱向尺寸15μπ 25μ ；優(yōu)選尺寸70μπ Χ20μπ 。阻條總長(zhǎng)度尺寸范圍 可在100 μ π! 150 μ m ；優(yōu)選尺寸為120 μ m。電阻條圖形見(jiàn)附圖所示。背島形成是使用各向異性濕法腐蝕實(shí)現(xiàn)的，因各向異性腐蝕對(duì)硅的不同晶面的腐 蝕速度差別很大，具有良好的方向選擇性。硅膜采用(100)晶面，邊框和背大島側(cè)面都是 (111)晶面，夾角為54. 74°。芯片結(jié)構(gòu)附圖1、2、3所示。表1應(yīng)力隨工作壓力的變化
壓力(Pa) 050100150200250300350400450500中央應(yīng)力(Mpa) 00.3590.7181.0771.4361.7952.1542.5132.8723.2313.590邊緣應(yīng)力(Mpa) 00.3750.7511.1271.5021.8772.2542.6293.0053.3803.756撓度(XlO-2Mm) 03.9127.82411.7315.6419.5623.4727.3831.2935.2039.12表2大撓度隨過(guò)載壓力的變化
壓力(Pa) 0500800 100015002000250030003500400015000撓度(xltrVm) 03.9126.259 8.22411.7315.6419.5623.4727.3831.29107.

圖1實(shí)施例中四島一梁一膜結(jié)構(gòu)示意圖。圖2四島一梁一膜結(jié)構(gòu)背面結(jié)構(gòu)圖。圖3四島一梁一膜結(jié)構(gòu)正面結(jié)構(gòu)圖。圖4電阻的結(jié)構(gòu)形狀。圖5四島一梁一膜結(jié)構(gòu)應(yīng)力沿路徑分布圖，發(fā)現(xiàn)此結(jié)構(gòu)應(yīng)力分布極為對(duì)稱(chēng)均勻。圖6應(yīng)力隨工作壓力的變化，在500Pa的壓力內(nèi)，發(fā)現(xiàn)其工作的線性度極為良好。圖7最大撓度隨工作壓力的變化，在工作壓力的作用下，發(fā)現(xiàn)工作的線性度仍然 良好。圖8撓度隨過(guò)載壓力的變化，在過(guò)載壓力的作用下，發(fā)現(xiàn)其線性度良好。圖9撓度隨工作頻率的變化，在動(dòng)態(tài)工作作用下，在4. 8 X IO5Hz頻率下達(dá)到共 振，最大的變形為0. 14 μ m,變形遠(yuǎn)小于芯片厚度，變形可忽略不計(jì)，工作穩(wěn)定可靠。
6
表1應(yīng)力隨工作壓力的變化，中央應(yīng)力、邊緣應(yīng)力和撓度均隨工作壓力的變化呈 現(xiàn)出線性變化的趨勢(shì)。表2大撓度隨過(guò)載壓力的變化，撓度均隨過(guò)載壓力的變化呈現(xiàn)出線性變化的趨勢(shì)。1電阻；2大島；3小島；4邊緣梁；5梁膜區(qū)域；6平膜區(qū)域；7中間梁；8電阻拐角； 9電阻端頭；10縱向應(yīng)力；11縱橫應(yīng)力差；12橫向應(yīng)力。這種結(jié)構(gòu)既可以使膜片厚度相應(yīng)減到很薄，同時(shí)又能使結(jié)構(gòu)的非線性不致增加， 實(shí)現(xiàn)對(duì)超微壓力的有效測(cè)量，過(guò)載能力達(dá)到目標(biāo)量程的30倍時(shí)，其線性度仍然良好。這樣， 傳感器的靈敏度可以很高，同時(shí)膜的中平面發(fā)生拉伸形變相對(duì)膜片厚度很小，即避免了 “氣 球效應(yīng)”的發(fā)生，非線性誤差降到了很小的程度。( 二)芯片制作1、選用雙面拋光的η型(100)晶向的單晶硅片。2、采用熱氧化工藝在硅片雙面各生長(zhǎng)一層3102層。雙面光刻，形成雙面對(duì)準(zhǔn)記號(hào)， 確保正面力敏電阻能準(zhǔn)確布置在應(yīng)力區(qū)域。3、背大膜和正面梁區(qū)的光刻腐蝕，在島與鍵合玻璃之間形成有效限位距離。4、去除氧化層，再次熱氧化制備SiO2層。5、利用PECVD在雙面沉積氮化硅薄膜。6、利用PECVD技術(shù)在芯片正面沉積摻硼納米硅薄膜。7、光刻電阻條，形成力敏電阻條圖形。8、正面蒸鋁，制作鋁引線。9、利用PECVD在雙面沉積氮化硅層。10、背島光刻腐蝕。11、正面制作鋁引線孔。12、靜電鍵合玻璃，封裝。采用上述方案制備的四島一梁一膜芯片傳感器結(jié)構(gòu)為從上層至底層依次為 Si3N4 層、Al 連線、nc-Si:H 薄膜，Si3N4 層，SiO2 層，η 型(100)晶面單晶硅，Si3N4 層，SiO2 層、玻璃基底。本發(fā)明的優(yōu)點(diǎn)是采用新型芯片結(jié)構(gòu)(四島一梁一膜結(jié)構(gòu))，并利用納米硅的高壓 阻效應(yīng)，研制高靈敏度的壓力傳感器。
具體實(shí)施例方式實(shí)例傳感器芯片的制備選用雙面拋光的η型(100)晶向的單晶硅片，厚度為200士 10 μ m，電阻率為5 8 Ω · cm，芯片制作工藝流程如下1、熱氧化采用干-濕-干氧化工藝在硅片上下表面各生長(zhǎng)一層厚度為IOOnm的氧化層。氧 化溫度1150°C，干氧10分鐘，通水蒸汽濕氧30分鐘，再干氧10分鐘。2、雙面光刻對(duì)準(zhǔn)記號(hào)對(duì)氧化后的硅片雙面光刻，形成雙面對(duì)準(zhǔn)記號(hào)。先背面涂膠，前烘溫度80°C，時(shí)間為8分鐘，然后正面涂膠，前烘溫度80°C，時(shí)間為15分鐘。曝光、顯影、刻蝕出對(duì)準(zhǔn)記號(hào)。 (在硅片雙面同時(shí)光刻對(duì)準(zhǔn)圖形，確保正面力敏電阻條能準(zhǔn)確布置在應(yīng)力區(qū)域。3、二次氧化再次利用干-濕-干氧化工藝在硅片上下表面各生長(zhǎng)一層厚度為IOOnm的氧化 層。氧化溫度1150°C，干氧10分鐘，通水蒸汽濕氧30分鐘，再干氧10分鐘。4、光刻背大膜，光刻正面梁區(qū)。5、背大膜和正面梁區(qū)刻蝕用10%的氫氟酸(HF)開(kāi)出刻蝕窗口，在濃度為25%的TMAH中腐蝕60分鐘，溫度 為 60 0C ο6、漂洗 SiO2利用10%的HF溶液腐蝕去除正面和背面的氧化層。7、再次制備氧化層利用干-濕-干氧化工藝在硅片上下表面各生長(zhǎng)一層厚度150nm的氧化層。氧化溫度1150°C，干氧10分鐘，通水蒸汽濕氧45分鐘，再干氧10分鐘。8、利用等離子體化學(xué)氣相沉積(PECVD)在正面生長(zhǎng)IOnm厚的氮化硅薄膜微波能 量3200W，氨氣流量1600sccm，硅烷流量450sccm，沉積溫度400°C，工作壓強(qiáng)0. 27mbar。9、利用PECVD技術(shù)在硅片正面沉積摻硼氫化納米硅薄膜，厚度為1 μ m，作為力敏 電阻條材料。沉積條件本底真空在1 X IO-4Pa,射頻頻率是13. 56MHz，射頻功率在150W，沉積溫 度在250°C，直流偏壓100V。硅烷的稀釋比([SiH4]/[SiH4+H2])是5%，硼烷的稀釋比[B2H6]/ [B2H6+H2]是0. 5 %。硅烷流量70sccm，氫氣流量30sccm，硼烷流量5sccm。10、退火對(duì)摻硼納米硅薄膜在氫氣下進(jìn)行退火，退火溫度為T(mén) = 450°C，退火時(shí)間20min11、光刻腐蝕11(3^:!1薄膜電阻條對(duì)摻硼納米硅薄膜進(jìn)行光刻，KOH腐蝕液對(duì)光刻后的納米硅薄膜進(jìn)行腐蝕，形成力 敏電阻條。12、利用lift-off工藝形成鋁連線具體工藝涂光刻膠，光刻出鋁連線結(jié)構(gòu)，用光刻膠做掩膜，濺射金屬鋁，去除光刻 膠后形成鋁連線。13、利用PECVD正反面沉積氮化硅150nm。微波能量3200W，氨氣流量1600sccm，硅烷流量450sccm，沉積溫度400°C，工作壓 強(qiáng) 0. 27mbar。14、正面保護(hù)，光刻背小島，背大島正面保護(hù)首先正面涂膠，前烘溫度80，時(shí)間15分種，堅(jiān)膜130，30分鐘。再涂一 層光刻膠，前烘溫度80，時(shí)間15分種，堅(jiān)膜130，30分鐘。然后用熔融的黑蠟將硅片正面粘 在石英板上，起到保護(hù)正面的作用。反面涂膠，光刻背小島利用氧等離子體刻蝕氮化硅，10% HF刻蝕氧化硅，KOH溶 液腐蝕，腐蝕IOym形成所需的背小島結(jié)構(gòu)。去膠，光刻背大島利用氧等離子干法刻蝕背面的氮化硅，接著用10% HF去除氧化硅，然后利用40% KOH溶液腐蝕，腐蝕溫度50°C，腐蝕直至硅膜厚度10 μ m。15、將硅片從石英片上，放在乙醚和二甲苯中洗凈硅片表面的黑蠟，用等離子體法 去膠，去除硅片正面的光刻膠。16、鍵合封裝，完成整個(gè)芯片結(jié)構(gòu)。
權(quán)利要求
納米硅薄膜四島—梁—膜傳感器芯片，其特征在于所述納米硅薄膜四島—梁—膜傳感器芯片為正方形，采用單晶硅作為芯片材料，納米硅作為敏薄電阻材料；芯片有效區(qū)域?yàn)檎叫?，其背面?個(gè)大島(2)和4個(gè)小島(3)組成，小島(3)位于大島(2)之上；有效芯片區(qū)域的正面由1個(gè)中央梁(7)、2個(gè)邊緣梁(4)、2片平膜區(qū)域(5)及2片梁膜區(qū)域(6)構(gòu)成，中間梁(7)的中心位置位于芯片正面的中央，梁膜區(qū)域(6)中心與芯片中心在一條水平直線上，并關(guān)于芯片中心對(duì)稱(chēng)分布；2個(gè)邊緣梁(4)中心位置與芯片中心在同一水平直線上，位于梁膜區(qū)域(6)的外端；平膜區(qū)域(5)位于梁膜區(qū)域(6)、中間梁(7)及邊緣梁(4)之外的芯片有效區(qū)域內(nèi)，大島(4)和小島(2)對(duì)稱(chēng)分布在梁膜區(qū)域(6)的背面，中間梁(7)和邊緣梁(4)上設(shè)有納米硅材料做成的電阻(1)。
2.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述芯片 尺寸范圍為橫向尺寸3mm 6mm，縱向尺寸為3 6mm，厚度200 300 μ m ；所述有效芯片 區(qū)域的尺寸范圍為橫向尺寸2. 5mm 4mm，縱向尺寸為2. 5mm 4mm，厚度8 15 μ m。
3.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于背部腐蝕 最大深度可在200 300 μ m。
4.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述中 間梁為長(zhǎng)方形，其尺寸范圍為橫向尺寸150μπι 200μπι，縱向尺寸100 160 μ m，厚度 10 μ m 20 μ m0
5.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述邊 緣梁為長(zhǎng)方形，尺寸范圍可在橫向尺寸150 μ m 200 μ m,縱向尺寸為50 80 μ m,厚度 IOym 20μπι。兩個(gè)邊緣梁中心位置距離芯片中心點(diǎn)的距離在1. 3mm 1. 7mm范圍內(nèi)。
6.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述大 島為正方形，其尺寸范圍為橫向尺寸200μπι 400μπι，縱向尺寸為200 400 μ m，厚 度50μπι 100 μ m ；小島為正方形，尺寸范圍為橫向尺寸150μπι 250μπι，縱向尺寸為 150 250 μ m，厚度10 μ m 30 μ m ；取芯片中心為坐標(biāo)原點(diǎn)，則大島(小島)的中心坐標(biāo) 的絕對(duì)值范圍為橫向尺寸為0. 6mm 0. 8mm，縱向尺寸可在0. 3mm 0. 5mm。
7.如權(quán)利要求7所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述大 島(小島)的中心坐標(biāo)為(0. 75mm, 0. 47mm)、(-0. 75mm, 0. 47mm)、(-0. 75mm, -0. 47mm)、 (0. 75mm, -0. 47mm)。
8.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于所述梁膜 區(qū)域?yàn)殚L(zhǎng)方形，尺寸范圍為橫向尺寸1. 5mm 2mm，縱向尺寸為Imm 1. 5mm，厚度10 μ m 20 μ m;梁膜區(qū)域中心距離芯片中心的距離為1.2mm 1.8mm。
9.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片，其特征在于電阻彎兩 折，為U形，端頭尺寸尺寸范圍為橫向尺寸20 μ m 30 μ m，縱向尺寸20 μ m 30 μ m ；拐角 處尺寸范圍可在橫向尺寸60 μ m 80 μ m，縱向尺寸15 μ m 25 μ m ；電阻條總長(zhǎng)度尺寸范 圍為 ΙΟΟμ150 μ m。
10.如權(quán)利要求1所述的納米硅薄膜四島一梁一膜傳感器芯片的制備方法，其特征在 于所述方法包括以下步驟(1)選用雙面拋光的η型(100)晶向的單晶硅片；(2)采用熱氧化工藝在單晶硅片雙面各生長(zhǎng)一層SiO2層，雙面光刻，形成雙面對(duì)準(zhǔn)記號(hào)，確保正面力敏電阻能準(zhǔn)確布置在應(yīng)力區(qū)域；(3)背大膜和正面梁區(qū)的光刻腐蝕，在島與鍵合玻璃之間形成有效限位距離；(4)去除氧化層，再次熱氧化制備SiO2層；(5)利用PECVD在雙面沉積氮化硅薄膜；(6)利用PECVD技術(shù)在芯片正面沉積摻硼納米硅薄膜；(7)光刻電阻條，形成力敏電阻條圖形；(8)正面蒸鋁，制作鋁引線；(9)利用PECVD在雙面沉積氮化硅層；(10)背島光刻腐蝕；(11)正面制作鋁引線孔；(12)靜電鍵合玻璃，封裝。
全文摘要
本發(fā)明涉及超微壓力傳感器，特指納米硅薄膜四島-梁-膜傳感器芯片及其制備方法。所述傳感器芯片為正方形，采用單晶硅作為芯片材料，納米硅作為敏薄電阻材料；芯片有效區(qū)域?yàn)檎叫?，其背面?個(gè)大島和4個(gè)小島組成，小島位于大島之上；有效芯片區(qū)域的正面由1個(gè)中央梁、2個(gè)邊緣梁、2片平膜區(qū)域及2片梁膜區(qū)域構(gòu)成，中間梁和邊緣梁上設(shè)有納米硅材料做成的電阻。本發(fā)明利用了雙島梁膜的優(yōu)點(diǎn)，島與梁的結(jié)合，起到了二次應(yīng)力集中的效果，提高了傳感器的靈敏度和線性度，將四個(gè)電阻分別放在中間梁和邊緣梁上，通過(guò)電阻將應(yīng)力轉(zhuǎn)化為阻值的變化。中間與邊緣的電阻變化大小相等、符號(hào)相反，通過(guò)惠斯通電橋，采用恒流源激勵(lì)，實(shí)現(xiàn)對(duì)超微壓力的測(cè)量。
文檔編號(hào)G01L9/04GK101922984SQ20101024385
公開(kāi)日2010年12月22日 申請(qǐng)日期2010年8月3日 優(yōu)先權(quán)日2010年8月3日
發(fā)明者丁建寧, 沈思國(guó), 潘海彬, 程廣貴, 范慧娟, 范真 申請(qǐng)人:江蘇大學(xué)