專利名稱：數(shù)字接口射頻芯片測試方法、裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻芯片測試領(lǐng)域，更具體地說，涉及一種數(shù)字接口射頻芯片測試方 法、裝置和系統(tǒng)。
背景技術(shù)：
數(shù)字接口射頻芯片的數(shù)據(jù)端口具有寫入，讀取功能。在進行接收測試時需要使用 邏輯分析儀，對接收到的數(shù)據(jù)采集分析，在進行發(fā)送測試時需要使用信號發(fā)生器為數(shù)字接 口射頻芯片提供測試數(shù)據(jù)，因此在測試數(shù)字接口射頻芯片時，在發(fā)送時需要將數(shù)字接口射 頻芯片的接口連接到信號發(fā)生器，而在接收時需要將數(shù)字接口射頻芯片的接口連接到邏輯 分析儀的端口。此外在傳統(tǒng)的數(shù)字芯片測試方案中，信號發(fā)生器和邏輯分析儀不能直接提 供數(shù)字接口射頻芯片控制信號，而需要另外的通路提供。通過對現(xiàn)有技術(shù)的研究，發(fā)明人發(fā)現(xiàn)，傳統(tǒng)的測試方案中需要頻繁的插拔數(shù)字接 口射頻芯片的接口，極易損壞接口，也不利于連續(xù)快速的進行測試，同時傳統(tǒng)的測試裝置也 無法直接提供數(shù)字接口射頻芯片控制信號，需要另外的通路提供，也增加了測試裝置的復 雜性和成本。

發(fā)明內(nèi)容
為解決上述技術(shù)問題，本發(fā)明的目的在于提供一種數(shù)字接口射頻芯片測試方法、 裝置和系統(tǒng)，使得在進行收發(fā)測試分析時，無需信號發(fā)生器和邏輯分析儀，也無需頻繁的插 拔數(shù)字接口射頻芯片的接口，使測試能夠快速連續(xù)的進行，同時直接為數(shù)字接口射頻芯片 提供控制信號。為實現(xiàn)上述目的，本發(fā)明提供了如下技術(shù)方案一種數(shù)字接口射頻芯片測試方法，包括信號生成單元根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單元，所述初始 數(shù)據(jù)的高位為接收或發(fā)送控制字；信號收發(fā)單元接收所述初始數(shù)據(jù)并存儲在存儲單元中；信號收發(fā)單元接收信號生成單元發(fā)送的收發(fā)工作指令，并根據(jù)所述初始數(shù)據(jù)的接 收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；信號收發(fā)單元與射頻芯片同步進入 相應(yīng)的發(fā)送狀態(tài)或接收狀態(tài)；當信號收發(fā)單元處于發(fā)送狀態(tài)時，將所述初始數(shù)據(jù)發(fā)送到數(shù)字接口射頻芯片；當 信號收發(fā)單元處于接收狀態(tài)時，接收數(shù)字接口射頻芯片的返回信號并存儲在存儲單元中。本發(fā)明實施例還提供了一種數(shù)字接口射頻芯片測試裝置，包括信號生成單元、信號收發(fā)單元和存儲單元；所述信號生成單元，用于根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單 元，和向信號收發(fā)單元發(fā)送控制指令；所述初始數(shù)據(jù)的高位為接收或發(fā)送控制字；所述信號收發(fā)單元，用于根據(jù)接收到的控制指令，將初始數(shù)據(jù)存儲在存儲單元中，將所述初始數(shù)據(jù)發(fā)送到數(shù)字接口射頻芯片，將數(shù)字接口射頻芯片的返回信號存儲在存儲單 元，和根據(jù)所述初始數(shù)據(jù)的接收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；所述存儲單元，用于存儲接收到的初始數(shù)據(jù)和從數(shù)字接口射頻芯片接收到的返回 信號數(shù)據(jù)。一種數(shù)字接口射頻芯片測試系統(tǒng)，包括控制端、數(shù)字接口射頻芯片和所述數(shù)字接口射頻芯片測試裝置。 應(yīng)用本發(fā)明提供的數(shù)字接口射頻芯片測試方法、裝置和系統(tǒng)，可以為數(shù)字接口射 頻芯片提供測試所需的數(shù)據(jù)，并對數(shù)字接口射頻芯片返回的數(shù)據(jù)進行采集和分析，同時可 以根據(jù)初始數(shù)據(jù)中的接收或發(fā)送控制字，為數(shù)字接口射頻芯片直接提供控制信號，使得在 進行收發(fā)測試分析時，無需信號發(fā)生器和邏輯分析儀，也無需頻繁的插拔數(shù)字接口射頻芯 片的接口進行接收、發(fā)送的切換，保護了射頻芯片的數(shù)字接口，使測試能夠快速連續(xù)的進 行，簡化了測試裝置，降低了測試成本。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試方法的流程圖；圖2為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試方法的另一種流程圖；圖3為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試裝置的結(jié)構(gòu)圖；圖4為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試裝置的另一種結(jié)構(gòu)圖；圖5為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試裝置的信號發(fā)生單元的結(jié)構(gòu) 圖；圖6為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試裝置的又一種結(jié)構(gòu)圖；圖7為本發(fā)明實施例提供的數(shù)字接口射頻芯片測試系統(tǒng)的結(jié)構(gòu)圖。
具體實施例方式本發(fā)明實施例提供一種數(shù)字接口射頻芯片測試方法、裝置和系統(tǒng)。信號生成單元 根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單元，所述初始數(shù)據(jù)的高位為接收或發(fā) 送控制字；信號收發(fā)單元接收所述初始數(shù)據(jù)并存儲在存儲單元中；信號生成單元向信號收 發(fā)單元發(fā)送收發(fā)工作指令；信號收發(fā)單元接收收發(fā)工作指令，并根據(jù)所述初始數(shù)據(jù)的接收 或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；信號收發(fā)單元與射頻芯片同步進入相 應(yīng)的發(fā)送狀態(tài)或接收狀態(tài)；當信號收發(fā)單元處于發(fā)送狀態(tài)時，將所述初始數(shù)據(jù)發(fā)送到數(shù)字 接口射頻芯片；當信號收發(fā)單元處于接收狀態(tài)時，接收數(shù)字接口射頻芯片返回的數(shù)據(jù)并存 儲。下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例一本發(fā)明實施例中公開的數(shù)字接口射頻芯片測試方法的流程圖如圖1所示，實現(xiàn)步 驟如下

步驟SlOl 信號生成單元根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單 元，所述初始數(shù)據(jù)的高位為接收或發(fā)送控制字；可以根據(jù)TD-SCDMA子幀或時隙的信號數(shù)據(jù)生成初始數(shù)據(jù)，也可根據(jù)電子表格、文 本等數(shù)據(jù)存儲文件生成初始數(shù)據(jù)。步驟S102 信號收發(fā)單元接收所述初始數(shù)據(jù)并存儲在存儲單元中；步驟S103 信號收發(fā)單元接收信號生成單元發(fā)送的收發(fā)工作指令，并根據(jù)所述初 始數(shù)據(jù)的接收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；信號收發(fā)單元與射頻芯 片同步進入相應(yīng)的發(fā)送狀態(tài)或接收狀態(tài)；步驟S104 當信號收發(fā)單元處于發(fā)送狀態(tài)時，將所述初始數(shù)據(jù)發(fā)送到數(shù)字接口射 頻芯片；當信號收發(fā)單元處于接收狀態(tài)時，接收數(shù)字接口射頻芯片的返回信號并存儲在存 儲單元中。此外，參見圖2所示，為數(shù)字接口射頻芯片測試方法的另一種流程示意圖，該方法 還可以包括步驟S105 信號解析單元讀取存儲單元中存儲的數(shù)字接口射頻芯片的返回信號， 將返回信號解析為數(shù)據(jù)和/或控制信號并發(fā)送到顯示單元；步驟S106 顯示單元圖形化顯示信號解析單元或信號生成單元得到的數(shù)據(jù)和/或 控制信號。本實施例中，所述信號生成單元、信號解析單元和顯示單元可以為計算機中的應(yīng) 用程序模塊，所述信號收發(fā)單元可以通過可編程器件實現(xiàn)，通過數(shù)字接口連接到射頻芯片。本實施例提供的數(shù)字接口射頻芯片測試方法與傳統(tǒng)的測試方法相比較，可以為數(shù) 字接口射頻芯片提供測試所需的數(shù)據(jù)，并對數(shù)字接口射頻芯片返回的數(shù)據(jù)進行采集和分 析，同時可以根據(jù)初始數(shù)據(jù)中的接收或發(fā)送控制字，直接為數(shù)字接口射頻芯片提供控制信 號，使得在進行收發(fā)測試分析時，無需信號發(fā)生器和邏輯分析儀，也無需頻繁的插拔數(shù)字接 口射頻芯片的接口進行接收、發(fā)送的切換，保護了射頻芯片的數(shù)字接口，使測試能夠快速連 續(xù)的進行，簡化了測試裝置，降低了測試成本。實施例二本發(fā)明實施例還公開了一種數(shù)字接口射頻芯片測試裝置，參見圖3所示為該裝置 的一種結(jié)構(gòu)示意圖，包括信號生成單元301、信號收發(fā)單元302和存儲單元303 ；所述信號生成單元301，用于根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā) 單元，和向信號收發(fā)單元發(fā)送控制指令；所述初始數(shù)據(jù)的高位為接收或發(fā)送控制字。所述信號收發(fā)單元302，用于根據(jù)接收到的控制指令，將初始數(shù)據(jù)存儲在存儲單元 中，將所述初始數(shù)據(jù)發(fā)送到數(shù)字接口射頻芯片，將數(shù)字接口射頻芯片的返回信號存儲在存 儲單元，和根據(jù)所述初始數(shù)據(jù)的接收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號。所述存儲單元303，用于存儲接收到的初始數(shù)據(jù)和從數(shù)字接口射頻芯片接收到的 返回信號數(shù)據(jù)。本實施例中，所述的存儲單元可以為靜態(tài)存儲器SRAM，存儲單元的容量大小可以為512MB。參見圖4所示，為數(shù)字接口射頻芯片測試裝置的另一種結(jié)構(gòu)示意圖，該裝置還可 以包括信號解析單元304和顯示單元305 ；所述信號解析單304元，用于將從存儲單元中獲取到的返回信號解析為數(shù)據(jù)和控 制信號，并發(fā)送到顯示單元。

所述顯示單元305，用于圖形化顯示信號解析單元304或信號生成單元301得到的 數(shù)據(jù)和/或控制信號。本實施例提供的數(shù)字接口射頻芯片測試裝置與傳統(tǒng)的測試裝置相比較，可以為數(shù) 字接口射頻芯片提供測試所需的數(shù)據(jù)，并對數(shù)字接口射頻芯片返回的數(shù)據(jù)進行采集和分 析，同時可以根據(jù)初始數(shù)據(jù)中的接收或發(fā)送控制字，直接為數(shù)字接口射頻芯片提供控制信 號，使得在進行收發(fā)測試分析時，無需信號發(fā)生器和邏輯分析儀，也無需頻繁的插拔數(shù)字接 口射頻芯片的接口進行接收、發(fā)送的切換，保護了射頻芯片的數(shù)字接口，使測試能夠快速連 續(xù)的進行，簡化了測試裝置，降低了測試成本。實施例三參見圖5所示，為數(shù)字接口射頻芯片測試裝置的另一種結(jié)構(gòu)示意圖，所述信號收 發(fā)單元302還可以包括GPI0接口 302a、指令譯碼器302b、狀態(tài)機302c和發(fā)送/接收時序 產(chǎn)生器302d ；所述GPIO接口 302a，用于進行該測試裝置和信號生成單元之間數(shù)據(jù)的傳輸；所述 數(shù)據(jù)包括用于控制該測試裝置的指令數(shù)據(jù)和用于發(fā)送到數(shù)字接口射頻芯片的初始數(shù)據(jù)；所 述初始數(shù)據(jù)包括高位射頻芯片實時控制字；所述指令譯碼器302b，用于將GPIO接口從信號生成單元接收到的指令數(shù)據(jù)進行 指令譯碼，并控制狀態(tài)機進入相應(yīng)的工作狀態(tài)；所述狀態(tài)機302c，用于根據(jù)所接收到的指令控制存儲單元和發(fā)送/接收時序產(chǎn)生 器數(shù)據(jù)的接收和發(fā)送；并區(qū)分GPIO總線上是數(shù)據(jù)還是指令，控制GPIO接口的數(shù)據(jù)發(fā)送/接 收；所述狀態(tài)機302c可以根據(jù)存儲單元SRAM讀寫控制單元控制存儲單元的存儲和讀??；所述發(fā)送/接收時序產(chǎn)生器302d，用于讀取存儲單元中的數(shù)據(jù)并發(fā)送到射頻芯 片，和接收射頻芯片返回的信號數(shù)據(jù)并存儲到存儲單元中；所述存儲單元，用于存儲GPIO接口從信號生成單元接收到的初始數(shù)據(jù)和所述發(fā) 送/接收時序產(chǎn)生器從射頻芯片接收到的返回信號。本實施例中，所述的存儲單元可以為 靜態(tài)存儲器SRAM，存儲單元的大小可以為512MB。此外，所述信號收發(fā)單元302還可以包括自測試信號發(fā)生器302e，用于產(chǎn)生自測 試信號，并發(fā)送到所述發(fā)送/接收時序產(chǎn)生器；本實施例中，所述指令有多分頻指令，指令譯碼模塊接到該指令后將頻率相應(yīng)分 頻整形，整形后的時鐘可供射頻芯片使用。所述指令可以包括PC讀SRAM、PC寫SRAM和收發(fā)工作指令三種。在PC讀/寫SRAM時，狀態(tài)機進入相應(yīng)的指示狀態(tài)，將SRAM通路指向GPIO接口。 PC寫SRAM時，通過GPIO接口將初始數(shù)據(jù)寫入存儲單元的相應(yīng)空間中；PC讀SRAM時，通過 GPIO接口將存儲單元中的數(shù)據(jù)返回給應(yīng)用程序。 在收發(fā)工作指令時，狀態(tài)機進入收發(fā)工作狀態(tài)，將SRAM通路切換到發(fā)送/接收時序產(chǎn)生器通路，發(fā)送/接收時序生成器從SRAM中讀出初始數(shù)據(jù)，根據(jù)初始數(shù)據(jù)的高位射頻 芯片實時控制字，判斷該時鐘節(jié)拍是空閑，接收還是發(fā)送數(shù)據(jù)，根據(jù)該實時控制字，將發(fā)送 或接收控制信號發(fā)送到數(shù)字接口射頻芯片，以對射頻芯片的收發(fā)工作狀態(tài)進行控制。在空閑狀態(tài)下，發(fā)送/接收時序生成器不工作，數(shù)字接口射頻芯片退出工作狀態(tài)； 在接收狀態(tài)下，發(fā)送/接收時序生成器按數(shù)字接口射頻芯片提供的時序接收返回信號數(shù) 據(jù)，并將返回信號數(shù)據(jù)存入指定的存儲空間；在發(fā)送狀態(tài)下，發(fā)送/接收時序產(chǎn)生器從存儲 單元中取出初始數(shù)據(jù)，并按射頻芯片要求的時序發(fā)送給射頻芯片。

若在收發(fā)測試過程中，沒有其它控制指令中斷收發(fā)工作指令，該測試裝置將根據(jù) 當前初始數(shù)據(jù)循環(huán)進行收發(fā)工作；若SRAM中的存儲空間已滿，而應(yīng)用程序沒有及時從SRAM 中接收返回信號數(shù)據(jù)，則發(fā)送/接收時序產(chǎn)生器仍進行從SRAM中讀出初始數(shù)據(jù)并發(fā)送到射 頻芯片的操作，但不將發(fā)送/接收時序生成器新接收的從射頻芯片返回的信號數(shù)據(jù)存入存 儲單元。實施例四參見圖6所示，為本發(fā)明實施例提供的數(shù)字接收射頻芯片測試裝置的一種結(jié)果示 意圖，該裝置還可以包括USB接口 306、通用微處理器307和FIFO存儲器308 ；所述USB接口 306，用于進行應(yīng)用程序和FIFO存儲器之間數(shù)據(jù)的傳輸；所述數(shù)據(jù) 可以包括用于控制信號發(fā)送單元的指令數(shù)據(jù)、用于發(fā)送到數(shù)字接口射頻芯片的初始數(shù)據(jù)和 數(shù)字接口射頻芯片測試返回的信號數(shù)據(jù)。所述FIFO存儲器308，用于匹配USB接口和GPIO接口之間數(shù)據(jù)傳輸?shù)乃俾剩煌?過采用FIFO存儲器，可以實現(xiàn)對連續(xù)的數(shù)據(jù)流進行緩存，防止在進機和存儲操作時丟失數(shù) 據(jù)。所述通用微處理器307，用于控制USB接口和FIFO存儲器的接收和發(fā)送，和控制 FIFO存儲器中的數(shù)據(jù)轉(zhuǎn)換為GPIO總線數(shù)據(jù)格式。所述通用微處理器可以為8051。本實施例提供的測試裝置可以把數(shù)據(jù)集中起來進行進機和存儲，避免了頻繁的總 線操作，減輕了 CPU的負擔；提高了數(shù)據(jù)的傳輸速度，增加數(shù)據(jù)傳輸率、處理大量數(shù)據(jù)流、匹 配不同傳輸率，提高了測試的效率。相對應(yīng)于上述數(shù)字接口射頻芯片測試裝置，本發(fā)明實施例還提供了一種數(shù)字接口 射頻芯片測試系統(tǒng)，參見圖7所示，該系統(tǒng)包括控制端701、數(shù)字接口射頻芯片測試裝置 702和數(shù)字接口射頻芯片703;所述控制端701用于控制數(shù)字接口射頻芯片測試裝置702對數(shù)字接口射頻芯片 703進行收發(fā)測試分析；所述控制端701可以為計算機。本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他 實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對所公開的實施例的上 述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng) 域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的 精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些 實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
一種數(shù)字接口射頻芯片測試方法，其特征在于，包括信號生成單元根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單元，所述初始數(shù)據(jù)的高位為接收或發(fā)送控制字；信號收發(fā)單元接收所述初始數(shù)據(jù)并存儲在存儲單元中；信號收發(fā)單元接收信號生成單元發(fā)送的收發(fā)工作指令，并根據(jù)所述初始數(shù)據(jù)的接收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；信號收發(fā)單元與射頻芯片同步進入相應(yīng)的發(fā)送狀態(tài)或接收狀態(tài)；當信號收發(fā)單元處于發(fā)送狀態(tài)時，將所述初始數(shù)據(jù)發(fā)送到數(shù)字接口射頻芯片；當信號收發(fā)單元處于接收狀態(tài)時，接收數(shù)字接口射頻芯片的返回信號并存儲在存儲單元中。
2.根據(jù)權(quán)利要求1所述的數(shù)字接口射頻芯片測試方法，其特征在于，該方法還包括 信號解析單元讀取存儲單元中存儲的數(shù)字接口射頻芯片的返回信號，將返回信號解析為數(shù)據(jù)和/或控制信號并發(fā)送到顯示單元；顯示單元圖形化顯示信號解析單元或信號生成單元得到的數(shù)據(jù)和/或控制信號。
3.一種數(shù)字接口射頻芯片測試裝置，其特征在于，包括 信號生成單元、信號收發(fā)單元和存儲單元；所述信號生成單元，用于根據(jù)測試信號數(shù)據(jù)生成初始數(shù)據(jù)并發(fā)送到信號收發(fā)單元，和 向信號收發(fā)單元發(fā)送控制指令；所述初始數(shù)據(jù)的高位為接收或發(fā)送控制字；所述信號收發(fā)單元，用于根據(jù)接收到的控制指令，將初始數(shù)據(jù)存儲在存儲單元中，將所 述初始數(shù)據(jù)發(fā)送到數(shù)字接口射頻芯片，將數(shù)字接口射頻芯片的返回信號存儲在存儲單元， 和根據(jù)所述初始數(shù)據(jù)的接收或發(fā)送控制字，向數(shù)字接口射頻芯片發(fā)送控制信號；所述存儲單元，用于存儲接收到的初始數(shù)據(jù)和從數(shù)字接口射頻芯片接收到的返回信號 數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的數(shù)字接口射頻芯片測試裝置，其特征在于，該裝置還包括 信號解析單元，用于將從存儲單元中獲取到的返回信號解析為數(shù)據(jù)和控制信號，并發(fā)送到顯示單元；顯示單元，用于圖像化顯示顯示信號解析單元或信號生成單元得到的數(shù)據(jù)和/或控制 信號。
5.根據(jù)權(quán)利要求3所述的數(shù)字接口射頻芯片測試裝置，其特征在于 所述存儲單元為存儲容量為512M的靜態(tài)存儲器。
6.根據(jù)權(quán)利要求3所述的數(shù)字接口射頻芯片測試裝置，其特征在于，所述信號收發(fā)單 元包括GPIO接口，用于進行信號收發(fā)單元和信號生成單元之間數(shù)據(jù)的傳輸； 指令譯碼器，用于將GPIO接口從信號生成單元接收到的指令數(shù)據(jù)進行指令譯碼，并控 制狀態(tài)機進入相應(yīng)工作狀態(tài)；狀態(tài)機，用于根據(jù)所接收到的指令，控制存儲單元的選擇通路，發(fā)送/接收時序產(chǎn)生器 對數(shù)據(jù)的接收和發(fā)送，并區(qū)分GPIO總線上是數(shù)據(jù)還是指令，控制GPIO接口的數(shù)據(jù)發(fā)送/接 收；發(fā)送/接收時序產(chǎn)生器，用于讀取存儲單元中的數(shù)據(jù)并發(fā)送到射頻芯片，和接收射頻 芯片返回的數(shù)據(jù)并存儲到存儲單元中。
7.根據(jù)權(quán)利要求3所述的數(shù)字接口射頻芯片測試裝置，其特征在于，該裝置還包括 USB接口，用于進行應(yīng)用程序和FIFO存儲器之間數(shù)據(jù)的傳輸；FIFO存儲器，用于匹配USB接口和GPIO接口之間數(shù)據(jù)傳輸?shù)乃俾剩?通用微處理器，用于控制USB接口和FIFO存儲器的接收和發(fā)送，和控制FIFO存儲器中 的數(shù)據(jù)轉(zhuǎn)換為GPIO總線數(shù)據(jù)格式。
8.根據(jù)權(quán)利要求7所述的數(shù)字接口射頻芯片測試裝置，其特征在于 所述通用微處理器為8051。
9.一種數(shù)字接口射頻芯片測試系統(tǒng)，其特征在于，包括控制端、數(shù)字接口射頻芯片和權(quán)利要求3 8任一項所述的數(shù)字接口射頻芯片測試裝置。
全文摘要
本發(fā)明實施例公開了一種數(shù)字接口射頻芯片測試方法、裝置和系統(tǒng)。可以為數(shù)字接口射頻芯片提供測試所需的初始數(shù)據(jù)，并對數(shù)字接口射頻芯片返回的數(shù)據(jù)進行采集和分析，同時可以根據(jù)初始數(shù)據(jù)中的接收或發(fā)送控制字，為數(shù)字接口射頻芯片直接提供控制信號，使得在進行收發(fā)測試分析時，無需信號發(fā)生器和邏輯分析儀，也無需頻繁的插拔數(shù)字接口射頻芯片的接口進行接收、發(fā)送的切換，保護了射頻芯片的數(shù)字接口，使測試能夠快速連續(xù)的進行，簡化了測試裝置，降低了測試成本。
文檔編號G01R31/317GK101846726SQ201010158610
公開日2010年9月29日 申請日期2010年4月27日 優(yōu)先權(quán)日2010年4月27日
發(fā)明者李俊鴻, 李志俊 申請人:廣州市廣晟微電子有限公司