專利名稱：基于cordic算法的電容式微加速度計信號檢測裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于CORDIC算法的電容式微加速度計信號檢測裝置。
背景技術(shù)：
電容式微加速度計(Capacitive Microaccelerometer)是根據(jù)牛頓第二定律并 采用差動結(jié)構(gòu)電容變化來實(shí)現(xiàn)的對加速度信號檢測的一種高精度的慣性傳感器件。由于 電容式微加速度計傳感器的輸出的是極其微弱的電容變化信號，所以系統(tǒng)中信號的轉(zhuǎn)換和 檢測技術(shù)具有十分重要的地位。這里采用的是利用電荷放大模塊電路來實(shí)現(xiàn)電容/電壓 信號的轉(zhuǎn)換，以及使用現(xiàn)場可編程門陣列芯片(FieldProgrammable Gate Array, FPGA)實(shí) 現(xiàn)高頻載波的產(chǎn)生和調(diào)制解調(diào)。通常采用直接數(shù)字頻率合成(Direct Digital Frequency Synthesis, DDS)技術(shù)產(chǎn)生載波信號，常用的方法有存儲器(Read-Only Memory, ROM)查表 法，該結(jié)構(gòu)有一個缺點(diǎn)，即ROM表的容量與精度的要求成指數(shù)關(guān)系，而大容量的ROM就意味 著系統(tǒng)的高功耗、高成本和低穩(wěn)定性。 CORDIC (Coordinate Rotation Digital Computer)算法是由J. Voider于1959年 提出的一種新的DDS結(jié)構(gòu)，當(dāng)需要產(chǎn)生正弦、余弦信號時，采用該算法，矢量依據(jù)一個指定 的角度序列旋轉(zhuǎn)，通過這個角度序列之和去逼近所需要計算的角度。在實(shí)時算法中，該算法 因?yàn)樵谟布?shí)現(xiàn)上只需要移位和加法運(yùn)算，對存儲單元的要求很小，便于集成，所以非常適 合在FPGA中實(shí)現(xiàn)。 采用數(shù)字信號調(diào)制解調(diào)和處理的方法，不僅可以通過單片的FPGA芯片實(shí)現(xiàn)調(diào)制 信號的產(chǎn)生、信號的同步解調(diào)和數(shù)字信號處理，也可以實(shí)時控制調(diào)制信號的相位、頻率、幅 度等，使整個檢測系統(tǒng)更加穩(wěn)定、靈活，還可以有效地抑制1/f噪聲和溫度等環(huán)境因素引起 的漂移噪聲。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，提供一種基于CORDIC算法的電容式微加 速度計信號檢測裝置及方法。 基于CORDIC算法的電容式微加速度計信號檢測裝置包括電容式微加速度傳感 器、電荷放大模塊、模數(shù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列、第一數(shù)模轉(zhuǎn)換器、模擬帶通濾波器、第 二數(shù)模轉(zhuǎn)換器；電容式微加速度傳感器、電荷放大模塊、模數(shù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列、第 一數(shù)模轉(zhuǎn)換器、模擬帶通濾波器依次連接，現(xiàn)場可編程門陣列又與第二數(shù)模轉(zhuǎn)換器連接；電 容式微加速度傳感器輸出的加速度模擬信號，通過電荷放大模塊進(jìn)行放大，再由模數(shù)轉(zhuǎn)換 器轉(zhuǎn)換成數(shù)字信號后進(jìn)入現(xiàn)場可編程門陣列，現(xiàn)場可編程門陣列對輸入信號進(jìn)行解調(diào)處理 后經(jīng)第二數(shù)模轉(zhuǎn)換器輸出；同時，現(xiàn)場可編程門陣列產(chǎn)生載波信號，經(jīng)第一數(shù)模轉(zhuǎn)換器、模 擬帶通濾波器輸出，為系統(tǒng)的高頻調(diào)制檢測方法提供載波信號，且載波的相位、頻率、幅度、 偏置參數(shù)在現(xiàn)場可編程門陣列中進(jìn)行實(shí)時調(diào)節(jié)。 所述的現(xiàn)場可編程門陣列的內(nèi)部模塊包括相位累加器、C0RDIC算法載波產(chǎn)生模塊、定值加法器、CORDIC算法數(shù)字解調(diào)模塊、數(shù)字帶通濾波器、數(shù)字低通濾波器；相位累加 器同時與CORDIC算法載波產(chǎn)生模塊、定值加法器連接，定值加法器與CORDIC算法數(shù)字解 調(diào)模塊、數(shù)字低通濾波器依次連接，數(shù)字帶通濾波器與CORDIC算法數(shù)字解調(diào)模塊連接；在 系統(tǒng)時鐘CLK的控制下，給相位累加器輸入一個頻率控制字，用以控制產(chǎn)生載波的頻率，而 其輸出的相位控制字初始值作為CORDIC算法載波產(chǎn)生模塊的輸入相位量輸入到Z。輸入端 口 ，同時CORDIC算法載波產(chǎn)生模塊的其余兩個輸入量即初始向量坐標(biāo)值X。和Y。分別設(shè)置 成常數(shù)K和常數(shù)0，而該模塊的其中一個輸出端口 Xn與外部模塊的第一數(shù)模轉(zhuǎn)換器連接，該 輸出端口的輸出信號為整個系統(tǒng)提供載波信號；補(bǔ)償相位值和相位累加器的輸出值作為定 值加法器的兩個輸入值，定值加法器的輸出值輸入CORDIC算法數(shù)字解調(diào)模塊的Z。輸入端 口，同時CORDIC算法數(shù)字解調(diào)模塊的另一個輸入端口 Y。設(shè)置為常數(shù)O，而外部模塊中的模 數(shù)轉(zhuǎn)換器的輸出量經(jīng)過數(shù)字帶通濾波器，輸入至CORDIC算法數(shù)字解調(diào)模塊作為初始向量 坐標(biāo)值X。， CORDIC算法數(shù)字解調(diào)模塊對輸入信號進(jìn)行解調(diào)處理后，輸出信號由輸出端口 Xn 輸入到后級的數(shù)字低通濾波器，數(shù)字低通濾波器與外部的第二數(shù)模轉(zhuǎn)換器連接，用以輸出 最后的待測信號。 所述的電荷放大模塊的內(nèi)部電路連接關(guān)系為第一運(yùn)算放大器的負(fù)輸入端和第
一電容的一端、第一電阻的一端、以及電容式微加速度傳感器的相應(yīng)管腳相連，作為一個信
號輸入端，第一運(yùn)算放大器的正輸入端接地，第一運(yùn)算放大器的輸出端和第一電容的另一
端、第一電阻的另一端、以及第三運(yùn)算放大器的負(fù)輸入端相連；第二運(yùn)算放大器的負(fù)輸入端
和第二電容的一端、第二電阻的一端、以及電容式微加速度傳感器的相應(yīng)管腳相連，作為另
一個信號輸入端，第二運(yùn)算放大器的正輸入端接地，第二運(yùn)算放大器的輸出端和第二電容
的另一端、第二電阻的另一端、以及第三運(yùn)算放大器的正輸入端相連；第三運(yùn)算放大器的
Rg—輸入端和第三電阻的一端相連，第三運(yùn)算放大器的Rg+輸入端和第三電阻的另一端相
連，第三運(yùn)算放大器的輸出端作為整個電荷放大模塊的輸出端。第一運(yùn)算放大器和第二運(yùn)
算放大器采用一塊單片集成的雙運(yùn)放芯片，第三運(yùn)算放大器采用儀表放大器。 本發(fā)明與現(xiàn)有技術(shù)相比具有的有益效果 1)本發(fā)明采用數(shù)字檢測電路，相對于模擬系統(tǒng)，該方法可以有效抑制1/f噪聲等
低頻噪聲，并且克服了模擬系統(tǒng)容易受到溫度等環(huán)境因素影響的缺點(diǎn)； 2)本發(fā)明采用FPGA實(shí)現(xiàn)數(shù)字解調(diào)型電容檢測系統(tǒng)，系統(tǒng)精度由算法中的迭代次
數(shù)和數(shù)據(jù)字長決定，具有高精度、高靈敏度、高穩(wěn)定性的特點(diǎn)； 3)本發(fā)明可以實(shí)時設(shè)置FPGA中的參變量，可在線靈活配置調(diào)制信號的幅度、相位 和頻率； 4)本發(fā)明采用C0RDIC算法，無需使用正弦波型表即可實(shí)現(xiàn)正弦信號的產(chǎn)生和解 調(diào)，大量節(jié)省了 FPGA的內(nèi)部資源，降低系統(tǒng)實(shí)現(xiàn)的成本，便于集成化； 5)本發(fā)明采用單片集成的雙運(yùn)放芯片，可以減小電路板面積，同時增強(qiáng)兩路結(jié)構(gòu) 中運(yùn)算放大器的一致性，采用儀表放大器具有極高的共模抑制比，可以有效提高系統(tǒng)的信 噪比。


圖1是基于C0RDIC算法的電容式微加速度計系統(tǒng)框5
圖2是現(xiàn)場可編程門陣列FPGA內(nèi)部模塊示意圖；
圖3是電荷放大模塊的內(nèi)部結(jié)構(gòu)圖；
圖4是CORDIC算法的原理示意圖； 圖中電容式微加速度傳感器1、電荷放大模塊2、模數(shù)轉(zhuǎn)換器3、現(xiàn)場可編程門陣 列4、第一數(shù)模轉(zhuǎn)換器5、模擬帶通濾波器6、第二數(shù)模轉(zhuǎn)換器7、相位累加器8、 CORDIC算法 載波產(chǎn)生模塊9、定值加法器10、C0RDIC算法數(shù)字解調(diào)模塊11、數(shù)字帶通濾波器12、數(shù)字低 通濾波器13。
具體實(shí)施例方式
圖1所示，基于C0RDIC算法的電容式微加速度計信號檢測裝置包括電容式微加速 度傳感器1、電荷放大模塊2、模數(shù)轉(zhuǎn)換器3、現(xiàn)場可編程門陣列4、第一數(shù)模轉(zhuǎn)換器5、模擬 帶通濾波器6、第二數(shù)模轉(zhuǎn)換器7 ;電容式微加速度傳感器1與電荷放大模塊2、模數(shù)轉(zhuǎn)換器 3、現(xiàn)場可編程門陣列4、第一數(shù)模轉(zhuǎn)換器5、模擬帶通濾波器6依次連接，現(xiàn)場可編程門陣列 4又與第二數(shù)模轉(zhuǎn)換器7連接；電容式微加速度傳感器1輸出的加速度模擬信號，通過電荷 放大模塊2進(jìn)行放大，再由模數(shù)轉(zhuǎn)換器3轉(zhuǎn)換成數(shù)字信號后進(jìn)入現(xiàn)場可編程門陣列4，現(xiàn)場 可編程門陣列4對輸入信號進(jìn)行解調(diào)處理后經(jīng)第二數(shù)模轉(zhuǎn)換器7輸出；同時，現(xiàn)場可編程門 陣列4產(chǎn)生載波信號，經(jīng)第一數(shù)模轉(zhuǎn)換器5、模擬帶通濾波器6輸出，為系統(tǒng)的高頻調(diào)制檢測 方法提供載波信號，且載波的相位、頻率、幅度、偏置參數(shù)在現(xiàn)場可編程門陣列4中進(jìn)行實(shí) 時調(diào)節(jié)。 通常電容式微加速度傳感器1輸出的信號極其微弱，經(jīng)常淹沒在噪聲中，需要通 過電荷放大模塊2進(jìn)行放大處理以提高整個系統(tǒng)的分辨率。 現(xiàn)場可編程門陣列4可以代替信號發(fā)生器產(chǎn)生正弦波信號，作為整個系統(tǒng)調(diào)制解 調(diào)所需要的載波信號，現(xiàn)場可編程門陣列4輸出的數(shù)字信號帶有不需要的諧波分量，故在 第一數(shù)模轉(zhuǎn)換器5之后設(shè)置模擬帶通濾波器6以濾除這些噪聲信號。 圖2所示，所述的現(xiàn)場可編程門陣列4的內(nèi)部模塊包括相位累加器8、C0RDIC算法 載波產(chǎn)生模塊9、定值加法器10、C0RDIC算法數(shù)字解調(diào)模塊11、數(shù)字帶通濾波器12、數(shù)字低 通濾波器13 ;相位累加器8同時與C0RDIC算法載波產(chǎn)生模塊9、定值加法器10連接，定值 加法器10與C0RDIC算法數(shù)字解調(diào)模塊11、數(shù)字低通濾波器13依次連接，數(shù)字帶通濾波器 12與C0RDIC算法數(shù)字解調(diào)模塊11連接；在系統(tǒng)時鐘CLK的控制下，給相位累加器8輸入一 個頻率控制字，用以控制產(chǎn)生載波的頻率，而其輸出的相位控制字初始值作為C0RDIC算法 載波產(chǎn)生模塊9的輸入相位量輸入到Z。輸入端口 ，同時CORDIC算法載波產(chǎn)生模塊9的其余 兩個輸入量即初始向量坐標(biāo)值X。和Y。分別設(shè)置成常數(shù)K和常數(shù)0，而該模塊的其中一個輸 出端口 Xn與外部模塊的第一數(shù)模轉(zhuǎn)換器5連接，該輸出端口的輸出信號為整個系統(tǒng)提供載 波信號；補(bǔ)償相位值和相位累加器8的輸出值作為定值加法器10的兩個輸入值，定值加法 器10的輸出值輸入CORDIC算法數(shù)字解調(diào)模塊11的Z。輸入端口 ，同時CORDIC算法數(shù)字解 調(diào)模塊11的另一個輸入端口 Y。設(shè)置為常數(shù)0，而外部模塊中的模數(shù)轉(zhuǎn)換器3的輸出量經(jīng)過 數(shù)字帶通濾波器12，輸入至CORDIC算法數(shù)字解調(diào)模塊11作為初始向量坐標(biāo)值X。， CORDIC 算法數(shù)字解調(diào)模塊11對輸入信號進(jìn)行解調(diào)處理后，輸出信號由輸出端口 Xn輸入到后級的 數(shù)字低通濾波器13，數(shù)字低通濾波器13與外部的第二數(shù)模轉(zhuǎn)換器7連接，用以輸出最后的待測信號。 在系統(tǒng)時鐘CLK的控制下，頻率控制字控制相位累加器8的累加步長，從而控制 C0RDIC算法載波產(chǎn)生模塊9輸出的載波信號的頻率，相位累加器8不斷地累加，使其輸出 的相位值隨時間變化，才能得到一個穩(wěn)定頻率的正弦波或?qū)崿F(xiàn)輸入信號與該頻率正弦波相 乘。 為了便于C0RDIC算法載波產(chǎn)生模塊9產(chǎn)生的載波和C0RDIC算法數(shù)字解調(diào)模塊 11產(chǎn)生的參考信號同步，這兩個模塊均使用相同的CORDIC算法結(jié)構(gòu)并共用一個相位累加 器8。但是C0RDIC算法載波產(chǎn)生模塊9輸出的載波信號在經(jīng)過第一數(shù)模轉(zhuǎn)換器5、模擬帶 通濾波器6、電容式微加速度傳感器1、電荷放大模塊2、模數(shù)轉(zhuǎn)換器3之后形成的調(diào)制信號， 已經(jīng)與原始載波信號有一定的相位差，由于整個系統(tǒng)采用一個同步時鐘，所以該調(diào)制信號 與CORDIC算法數(shù)字解調(diào)模塊11產(chǎn)生的參考信號之間也存在一個固定的相位差，要完成同 步幅度解調(diào)，必須補(bǔ)償這個相位差值，所以在相位累加器8之后加入一個定值加法器10來 給相位初始值加上一個固定相移。 C0RDIC算法數(shù)字解調(diào)模塊11輸出的信號不僅包括有用的直流信號，而且還包括 其他不必要的諧波分量，因此其輸出信號需要經(jīng)過數(shù)字低通濾波器13將諧波分量濾除，然 后通過第二數(shù)模轉(zhuǎn)換器7轉(zhuǎn)換成模擬信號輸出。 圖3所示，所述的電荷放大模塊2的內(nèi)部電路連接關(guān)系為第一運(yùn)算放大器Al的 負(fù)輸入端和第一電容C1的一端、第一電阻R1的一端、以及電容式微加速度傳感器的相應(yīng)管 腳相連，作為一個信號輸入端，第一運(yùn)算放大器A1的正輸入端接地，第一運(yùn)算放大器A1的 輸出端和第一電容C1的另一端、第一電阻R1的另一端、以及第三運(yùn)算放大器A3的負(fù)輸入 端相連；第二運(yùn)算放大器A2的負(fù)輸入端和第二電容C2的一端、第二電阻R2的一端、以及電 容式微加速度傳感器的相應(yīng)管腳相連，作為另一個信號輸入端，第二運(yùn)算放大器A2的正輸 入端接地，第二運(yùn)算放大器A2的輸出端和第二電容C2的另一端、第二電阻R2的另一端、以 及第三運(yùn)算放大器A3的正輸入端相連；第三運(yùn)算放大器A3的Rg-輸入端和第三電阻R3的 一端相連，第三運(yùn)算放大器A3的Rg+輸入端和第三電阻R3的另一端相連，第三運(yùn)算放大器 A3的輸出端作為整個電荷放大模塊的輸出端。該模塊的主要作用是實(shí)現(xiàn)電容/電壓信號的 轉(zhuǎn)換，其中，第一運(yùn)算放大器Al和第二運(yùn)算放大器A2采用一塊單片集成的雙運(yùn)放芯片，第 三運(yùn)算放大器A3采用儀表放大器。 第一運(yùn)算放大器和第二運(yùn)算放大器屬于相同的電荷放大結(jié)構(gòu)，這兩路結(jié)構(gòu)參數(shù)的 一致性對檢測精度有很大的影響，故實(shí)際電路中采用單片集成的雙運(yùn)放芯片，不僅可以減 小電路板面積，還同時增強(qiáng)了兩路結(jié)構(gòu)中運(yùn)算放大器的一致性。 第三運(yùn)算放大器采用儀表放大器對兩路電荷放大器輸出的信號進(jìn)行處理。儀表放 大器具有極高的共模抑制比，可以有效提高系統(tǒng)的信噪比，適用于數(shù)據(jù)采集、微弱信號檢測 等領(lǐng)域。 圖4所示為C0RDIC算法的原理示意圖。C0RDIC算法可以通過一系列的迭代過程
將一個相位值轉(zhuǎn)換為一個正弦或余弦值，該算法有圓周、線性、雙曲等幾種模式，分別用于
產(chǎn)生不同的信號，這里采用圓周模式產(chǎn)生正弦波信號，其原理如下 向量Vl0q，y》旋轉(zhuǎn)角度9后得到向量V2 (x2， y2)，兩者的關(guān)系可以表示為 <formula>formula see original document page 7</formula>
y2 = y丄 cos e十x丄 sin e (2) 重寫式(1)、式(2)，得 x2 = (x「y丄 tan 9 ) cos 9 (3) y2 = (yi+Xl tan 9 ) cos 9 (4) 為了在FPGA平臺上實(shí)現(xiàn)方便，將總的旋轉(zhuǎn)角度e分解為N次旋轉(zhuǎn)的疊加，并且令
每一次旋轉(zhuǎn)的角度9 i的正切值為2的倍數(shù)，即 9 i = arctan (2—0 i = 0， 1， 2， ， N_l (5) 此時cos6>,=」~~(6) 'V 1 + 2-2' 設(shè)S i = 士l，其中+1表示逆時針旋轉(zhuǎn)，-1表示順時針旋轉(zhuǎn)。因此第i+1次的旋
轉(zhuǎn)情況可以表示為
N-l / 1 設(shè)K二n、"^為校正因子，其中N為迭代的次數(shù)即旋轉(zhuǎn)的次數(shù)，假如將輸入數(shù)
1 + 2-2'
據(jù)x、y在迭代之前先乘以該校正因子K，則可以避免在每次迭代運(yùn)算中增加校正運(yùn)算，此時
式(7)、式(8)可以簡化為 Xi+1 = Xi_ S i yi 2—1 (9) yi+l = yi+ S i Xi 2—1 (10) 設(shè)z。為最終旋轉(zhuǎn)所要到達(dá)的目標(biāo)向量VN的角度，Zi為旋轉(zhuǎn)i次以后的向量、和 目標(biāo)向量VN之間的夾角，當(dāng)Zi > 0或Zi < 0時，S ,分別取為+1和-1，則可知迭代的結(jié)果 是使Zi趨向于0。考慮校正因子后，z的迭代方程為

zi+1 = z「 S i arctan (2—') (11) 根據(jù)式(5)，所有子旋轉(zhuǎn)角度之和的最大值可表示為
氣ax = 2>rctan(2—') 1.7433 (99.90) (12)
' =o在本系統(tǒng)的應(yīng)用中為了使e可以覆蓋到全角度范圍±180° ，在迭代開始時需增 加兩次i = o的子角度旋轉(zhuǎn)操作最終得到的疊代方程為
當(dāng)i《2時
=-《■ 乃 j_y,+1 =_y,+《'A (13) = -《 . arctan (2。) 當(dāng)i > 2時
7
oo
7
2
+
2
2
+
8<formula>formula see original document page 9</formula> 在FPGA中實(shí)現(xiàn)上述迭代式的運(yùn)算時，只需要使用加減法和移位就可以實(shí)現(xiàn) CORDIC算法了。并且可以看出初始值x。， y。決定了生成的正弦信號的幅度和相位原始值。 令x。 = 1/K， y。 = 0， z。為需要產(chǎn)生的某一個角度值，則迭代產(chǎn)生的結(jié)果為
xN = cos z。， yN = sin z0， z。 — 0 所以，當(dāng)輸入的z。按一定規(guī)律在全角度范圍±180°內(nèi)變化時，迭代結(jié)果輸出的 xN、 yN就是需要的三角函數(shù)值。 由于增加了兩次i = 0的子角度旋轉(zhuǎn)操作，N為迭代操作的總次數(shù)，校正因子K修 正為 K = J^2.H《=pp"T^ (15)
1 + 2
一2!' 設(shè)總迭代次數(shù)為N，式(13)和式(14)描述的基于CORDIC算法的載波產(chǎn)生和數(shù)字
解調(diào)模塊的誤差可表示為
|cos W2-(JV-3)
L——;^2,-3) (16) 由式(16)可以看出，該算法的精度由迭代次數(shù)和運(yùn)算操作中的數(shù)據(jù)寄存器的位 數(shù)決定，因此可調(diào)整算法從而達(dá)到很高的精度。
9
權(quán)利要求
一種基于CORDIC算法的電容式微加速度計信號檢測裝置，其特征在于包括電容式微加速度傳感器(1)、電荷放大模塊(2)、模數(shù)轉(zhuǎn)換器(3)、現(xiàn)場可編程門陣列(4)、第一數(shù)模轉(zhuǎn)換器(5)、模擬帶通濾波器(6)、第二數(shù)模轉(zhuǎn)換器(7)；電容式微加速度傳感器(1)與電荷放大模塊(2)、模數(shù)轉(zhuǎn)換器(3)、現(xiàn)場可編程門陣列(4)、第一數(shù)模轉(zhuǎn)換器(5)、模擬帶通濾波器(6)依次連接，現(xiàn)場可編程門陣列(4)又與第二數(shù)模轉(zhuǎn)換器(7)連接；電容式微加速度傳感器(1)輸出的加速度模擬信號，通過電荷放大模塊(2)進(jìn)行放大，再由模數(shù)轉(zhuǎn)換器(3)轉(zhuǎn)換成數(shù)字信號后進(jìn)入現(xiàn)場可編程門陣列(4)，現(xiàn)場可編程門陣列(4)對輸入信號進(jìn)行解調(diào)處理后經(jīng)第二數(shù)模轉(zhuǎn)換器(7)輸出；同時，現(xiàn)場可編程門陣列(4)產(chǎn)生載波信號，經(jīng)第一數(shù)模轉(zhuǎn)換器(5)、模擬帶通濾波器(6)輸出，為系統(tǒng)的高頻調(diào)制檢測方法提供載波信號，且載波的相位、頻率、幅度、偏置參數(shù)在現(xiàn)場可編程門陣列(4)中進(jìn)行實(shí)時調(diào)節(jié)。
2. 根據(jù)權(quán)利要求1所述的一種基于C0RDIC算法的電容式微加速度計信號檢測裝置， 其特征在于所述的現(xiàn)場可編程門陣列(4)的內(nèi)部模塊包括相位累加器(8) 、 C0RDIC算法載 波產(chǎn)生模塊(9)、定值加法器(10)、C0RDIC算法數(shù)字解調(diào)模塊(11)、數(shù)字帶通濾波器(12)、 數(shù)字低通濾波器(13);相位累加器(8)同時與CORDIC算法載波產(chǎn)生模塊(9)、定值加法器 (10)連接，定值加法器(10)與CORDIC算法數(shù)字解調(diào)模塊(11)、數(shù)字低通濾波器(13)依次 連接，數(shù)字帶通濾波器(12)也與C0RDIC算法數(shù)字解調(diào)模塊(11)連接；在系統(tǒng)時鐘CLK的 控制下，給相位累加器(8)輸入一個頻率控制字，用以控制產(chǎn)生載波的頻率，而其輸出的相 位控制字初始值作為CORDIC算法載波產(chǎn)生模塊(9)的輸入相位量輸入到Z。輸入端口，同時 CORDIC算法載波產(chǎn)生模塊(9)的其余兩個輸入量即初始向量坐標(biāo)值X。和Y。分別設(shè)置成常 數(shù)K和常數(shù)O，而該模塊的其中一個輸出端口Xn與外部模塊的第一數(shù)模轉(zhuǎn)換器(5)連接，該 輸出端口的輸出信號為整個系統(tǒng)提供載波信號；補(bǔ)償相位值和相位累加器(8)的輸出值作 為定值加法器(10)的兩個輸入值，定值加法器(10)的輸出值輸入CORDIC算法數(shù)字解調(diào)模 塊(11)的Z。輸入端口，同時CORDIC算法數(shù)字解調(diào)模塊(11)的另一個輸入端口 Y。設(shè)置為 常數(shù)0，而外部模塊中的模數(shù)轉(zhuǎn)換器(3)的輸出量經(jīng)過數(shù)字帶通濾波器(12)，輸入至C0RDIC 算法數(shù)字解調(diào)模塊(11)作為初始向量坐標(biāo)值X。，CORDIC算法數(shù)字解調(diào)模塊(11)對輸入信 號進(jìn)行解調(diào)處理后，輸出信號由輸出端口 Xn輸入到后級的數(shù)字低通濾波器(13)，數(shù)字低通 濾波器(13)與外部的第二數(shù)模轉(zhuǎn)換器(7)連接，用以輸出最后的待測信號。
3. 根據(jù)權(quán)利要求1所述的一種基于CORDIC算法的電容式微加速度計信號檢測裝置， 其特征在于所述的電荷放大模塊(2)的內(nèi)部電路連接關(guān)系為第一運(yùn)算放大器(Al)的負(fù) 輸入端和第一電容(Cl)的一端、第一電阻(Rl)的一端、以及電容式微加速度傳感器的相應(yīng) 管腳相連，作為一個信號輸入端，第一運(yùn)算放大器(Al)的正輸入端接地，第一運(yùn)算放大器 (Al)的輸出端和第一電容(Cl)的另一端、第一電阻(Rl)的另一端、以及第三運(yùn)算放大器 (A3)的負(fù)輸入端相連；第二運(yùn)算放大器(A2)的負(fù)輸入端和第二電容(C2)的一端、第二電 阻(R2)的一端、以及電容式微加速度傳感器的相應(yīng)管腳相連，作為另一個信號輸入端，第 二運(yùn)算放大器(A2)的正輸入端接地，第二運(yùn)算放大器(A2)的輸出端和第二電容(C2)的另 一端、第二電阻(R2)的另一端、以及第三運(yùn)算放大器(A3)的正輸入端相連；第三運(yùn)算放大 器(A3)的Rg-輸入端和第三電阻(R3)的一端相連，第三運(yùn)算放大器(A3)的Rg+輸入端和 第三電阻(R3)的另一端相連，第三運(yùn)算放大器(A3)的輸出端作為整個電荷放大模塊的輸 出端。第一運(yùn)算放大器(Al)和第二運(yùn)算放大器(A2)采用一塊單片集成的雙運(yùn)放芯片，第三運(yùn)算放大器(A3)采用儀表放大器。
全文摘要
本發(fā)明公開了一種基于CORDIC算法的電容式微加速度計信號檢測裝置。它包括電容式微加速度傳感器、電荷放大模塊、模數(shù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列、第一數(shù)模轉(zhuǎn)換器、模擬帶通濾波器、第二數(shù)模轉(zhuǎn)換器；電容式微加速度傳感器、電荷放大模塊、模數(shù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列、第一數(shù)模轉(zhuǎn)換器、模擬帶通濾波器依次連接，現(xiàn)場可編程門陣列又與第二數(shù)模轉(zhuǎn)換器連接。本發(fā)明可以實(shí)時調(diào)整載波信號的相位、頻率、幅度等，靈活性好；采用高頻載波調(diào)制可以抑制1/f噪聲等低頻噪聲，而數(shù)字解調(diào)的方式又克服了模擬系統(tǒng)容易受到溫度等環(huán)境因素影響的缺點(diǎn)；算法精度可以由迭代次數(shù)和數(shù)據(jù)字長控制。
文檔編號G01P15/125GK101738495SQ20091015571
公開日2010年6月16日 申請日期2009年12月18日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者周曉奇, 許樂, 金仲和 申請人:浙江大學(xué)