專利名稱：電場(chǎng)放射型電子源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用半導(dǎo)體材料通過電場(chǎng)放射來放射電子射線的電場(chǎng)放射型電子源。
背景技術(shù)：
以往，作為電場(chǎng)放射型電子源(以下簡(jiǎn)稱為電子源)，眾所周知的例如有在美國(guó)專利第3665241號(hào)等中公開的Spindt型電極。Spindt型電極包括配置有多個(gè)微小的三角錐狀的發(fā)射極芯片的襯底；對(duì)具有使發(fā)射極芯片的頂端部露出的放射孔的一方發(fā)射極芯片絕緣的柵極層。而且，Spindt型電極在真空中，通過使發(fā)射極芯片相對(duì)于柵極層為負(fù)極來外加高壓，從發(fā)射極芯片的頂端通過放射孔來放射電子射線。
可是，Spindt型電極的制造過程復(fù)雜，并且很難高精度地制造多個(gè)三角錐狀的發(fā)射極芯片。因此，在應(yīng)用于平面發(fā)光裝置或顯示器等的情況下，存在著難以實(shí)現(xiàn)大面積化這一問題。另外，在Spindt型電極中，因?yàn)殡妶?chǎng)集中于發(fā)射極芯片的頂端，所以當(dāng)發(fā)射極芯片頂端周圍的真空度較低，存在殘留氣體時(shí)，由于所放射的電子會(huì)使殘留氣體離子化為正離子。因?yàn)樵撜x子與發(fā)射極芯片的頂端碰撞，所以使發(fā)射極芯片的頂端受損(例如，離子沖擊導(dǎo)致的損傷)。因此，會(huì)產(chǎn)生所放射的電子的電流密度和放射效率等不穩(wěn)定，發(fā)射極芯片的使用壽命縮短等問題。因此，為了防止這樣的問題產(chǎn)生，有必要在高真空(約10-5Pa～約10-6pa)下使用Spindt型電極。結(jié)果，導(dǎo)致成本提高并且使用起來也不方便。
為了解決這些問題，提出了MIM(金屬絕緣層金屬)型或MOS(金屬氧化物半導(dǎo)體)型的電子源。前者是具有金屬-絕緣膜-金屬的層疊結(jié)構(gòu)的平面型電子源，而后者是具有金屬-氧化膜-半導(dǎo)體的層疊結(jié)構(gòu)的平面型電子源。在這種類型的電子源中，為了提高電子的放射效率(為了多放射電子)，有必要使絕緣膜或氧化膜變薄。可是，如果絕緣膜和氧化膜的膜厚度過薄，則當(dāng)在層疊結(jié)構(gòu)的上下電極之間外加電壓時(shí)，有可能破壞絕緣。因?yàn)楸仨毞乐惯@種破壞絕緣的情況產(chǎn)生，所以絕緣膜和氧化膜的薄膜化是有限度的。因此，就產(chǎn)生了難以提高電子的放射效率(引出效率)這一問題。
另外，近年，如特開平8-250766號(hào)公報(bào)所示，提出了使用硅襯底等單晶半導(dǎo)體襯底，通過對(duì)該半導(dǎo)體襯底的一個(gè)表面進(jìn)行陽(yáng)極氧化，形成多孔性半導(dǎo)體層(多孔硅層)，在該多孔性半導(dǎo)體層上形成金屬薄膜的電子源(半導(dǎo)體冷電子放射元件)。在該電子源中，在半導(dǎo)體襯底和金屬薄膜之間外加電壓，使電子放射。
可是，在特開平8-250766號(hào)公報(bào)中公開的電子源中，因?yàn)橐r底局限于半導(dǎo)體襯底，所以存在難于大面積化和成本難以下降這樣的問題。另外，在放射電子時(shí)容易產(chǎn)生間歇現(xiàn)象，容易產(chǎn)生電子放射量不穩(wěn)。因此，如果應(yīng)用于平面發(fā)光裝置和顯示器等中，則會(huì)產(chǎn)生發(fā)光不穩(wěn)的問題。
在此，本發(fā)明人在特愿平10-272340號(hào)、特愿平10-272342號(hào)中，提出了利用快速熱氧化(RTO)技術(shù)，例如通過在900℃使多孔性多晶體半導(dǎo)體層(例如，多孔性化的多晶硅層)快速熱氧化，形成了存在于導(dǎo)電性襯底和金屬薄膜(表面電極)之間，并從導(dǎo)電性襯底注入的電子進(jìn)行漂移的強(qiáng)電場(chǎng)漂移層(以下，簡(jiǎn)稱為“漂移層”)的電子源。
如圖43所示，在該電子源10’中，在導(dǎo)電性襯底即n型硅襯底1的主表面一側(cè)，形成由氧化的多孔性多晶體半導(dǎo)體層構(gòu)成的漂移層6。在漂移層6上形成由金屬薄膜構(gòu)成的表面電極7。在n型硅襯底1的背面形成歐姆電極2。漂移層6的厚度例如設(shè)置為1.5μm。
如圖44所示，把電子源10’配置為使表面電極7暴露在真空中。而且，把集電極12配置為使之與表面電極7相對(duì)。于是，外加直流電壓Vps，使表面電極7相對(duì)于n型硅襯底1(歐姆電極2)為正極。而且，外加直流電壓Vc，使集電極12相對(duì)于表面電極7為正極。由此，從n型硅襯底1注入漂移層6的電子在漂移層6中漂移，通過表面電極7放射(圖44中的點(diǎn)劃線表示通過表面電極7放射的電子e-的流動(dòng))。因此，在表面電極7上，最好使用功函數(shù)小的材料。在此，一般把流過表面電極7和歐姆電極2之間的電流稱作二極管電流Ips，一般把流過集電極12和電極7之間的電流稱作放射電子電流Ie。放射電子電流Ie相對(duì)于二極管電流Ips越大(Ie/Ips越大)，電子放射效率越高。在電子源10’中，即使外加在表面電極7和歐姆電極2之間的直流電壓Vps是10～20V的低壓，也能放射電子。
在電子源10’中，電子放射特性的真空度依賴性小，并且，在放射電子時(shí)，不產(chǎn)生間歇現(xiàn)象，能穩(wěn)定地以較高的電子放射效率放射電子。
如圖45所示，漂移層6至少包含導(dǎo)電性襯底即n型硅襯底1的主表面一側(cè)排列的由柱狀多晶硅構(gòu)成的晶粒(半導(dǎo)體結(jié)晶)51；在晶粒51的表面形成的薄的氧化硅膜52；存在于晶粒51之間的納米級(jí)的硅微晶體63；硅微晶體63的表面上形成的具有比該硅微晶體63的結(jié)晶粒子直徑小的膜厚度的絕緣膜的氧化硅膜64。即，在漂移層6內(nèi)，各晶粒51的表面被多孔化，在各晶粒51的中心部分維持著結(jié)晶狀態(tài)。因此，外加在漂移層6的電場(chǎng)幾乎都加在氧化硅膜64上。因此，注入的電子由加在氧化硅膜64上的強(qiáng)電場(chǎng)加速，并在晶粒51間，向著表面沿著箭頭A所示的方向漂移。由此，能提高電子放射效率。到達(dá)漂移層6的表面的電子是熱電子，很容易使表面電極7產(chǎn)生隧道效應(yīng)，向真空中放射電子。另外，把表面電極7的膜厚度設(shè)置為10～15mm左右。
可是，如果用在玻璃襯底等絕緣性襯底上形成了由導(dǎo)電性層(例如金屬薄膜)構(gòu)成的下部電極的襯底代替n型硅襯底1等半導(dǎo)體襯底作為導(dǎo)電性襯底，能實(shí)現(xiàn)電子源的進(jìn)一步大面積化以及低成本化。
圖46表示了使用了由玻璃襯底構(gòu)成的絕緣性襯底11和該絕緣性襯底11的主表面上形成的下部電極8構(gòu)成的導(dǎo)電性襯底的電子源10’。如圖46所示，在電子源10’中，在絕緣性襯底11的主表面上形成由導(dǎo)電性層構(gòu)成的下部電極8。在下部電極8上形成漂移層6。在漂移層6上形成由金屬薄膜構(gòu)成的表面電極7。在下部電極8上堆積了非摻雜的多晶硅層后，通過陽(yáng)極氧化處理使該非摻雜的多晶硅層多孔化，再在例如900℃下，利用快速加熱法，通過氧化或氮化形成漂移層6。
如圖47所示，與電子源10’(參照?qǐng)D44)的情形幾乎相同，把電子源10”配置為使表面電極7暴露在真空中，并把集電極12配置為與表面電極7相對(duì)。然后，與電子源10’的情形幾乎相同，外加直流電壓Vps、Vc，從下部電極8注入漂移層6的電子在漂移層6中漂移，通過表面電極7放射。在該電子源10”中，即使外加在表面電極7和下部電極8之間的直流電壓Vps是10～20V的低壓，也能放射電子。
如圖48所示，電子源10”能作為顯示器用電子源使用。在圖48所示的顯示器中，把玻璃襯底14設(shè)置為與電子源10”相對(duì)。在玻璃襯底14的對(duì)面上設(shè)置有集電極12和熒光體層15。熒光體層15被涂抹在熒光體層15的表面上，通過由電子源10”放射的電子發(fā)出可見光。玻璃襯底14通過圖中未顯示的墊片與電子源10″隔開。玻璃襯底14和電子源10″之間形成的密封空間是真空狀態(tài)的。
圖48所示的顯示器中使用的電子源10″中設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的主表面上排列的多個(gè)下部電極8；具有與下部電極8分別重疊形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6；在漂移層6上跨著漂移部6a和分離部6b，在與下部電極8交叉的方向上排列的多個(gè)表面電極7。
在電子源10″中，在多個(gè)下部電極8和多個(gè)表面電極7之間夾著漂移層6的漂移部6a。因此，適當(dāng)選擇表面電極7和下部電極8的組，通過在選擇的組之間外加電壓，使強(qiáng)電場(chǎng)作用在與選擇的表面電極7和下部電極8的交點(diǎn)對(duì)應(yīng)的部位的漂移部6a上，使電子放射。總之，與在由表面電極7和下部電極8構(gòu)成的格子的晶格點(diǎn)上分別配置電子源同樣，通過選擇要外加電壓的表面電極7和下部電極8的組，能從所希望的晶格點(diǎn)放射電子。在表面電極7和下部電極8之間外加的電壓是10～20V左右。
圖48所示的顯示器中使用的電子源10″中，非摻雜的多晶硅層在直到下部電極8的深度都被多孔化。
可是，如圖49所示，多晶硅層可以不被多孔化到下部電極8的深度。在這種情況下，下部電極8和漂移部6a之間存在非摻雜的多晶硅層3。
圖48所示的顯示器中使用的電子源10″具有表面電極7和下部電極8夾著漂移層6而相對(duì)為矩陣的所謂單純矩陣結(jié)構(gòu)。
如圖50所示，假設(shè)漂移部6a為電阻R。這種情況下，把從多個(gè)表面電極7中選擇的作為H電平，把未選擇的作為L(zhǎng)電平，如果把從多個(gè)下部電極8中選擇的作為L(zhǎng)電平，未選擇的作為H電平，如圖50中的點(diǎn)劃線所示，電流I1流過從(H電平的表面電極7)—(電阻R)—(L電平的下部電極8)的路線?？墒?，在象這樣的漂移部6a由電阻R構(gòu)成的電子源中，存在很多從H電平的下部電極8向著L電平的表面電極7，沿著反方向流動(dòng)的漏泄電流的路線。因此，電流也流過未選擇的晶格點(diǎn)，使電子消耗增加。
可是，圖48所示的單純矩陣結(jié)構(gòu)的電子源10″中的漂移部6a不是電阻。另外，在該電子源10″中，表面電極7、漂移部6a和下部電極8重合的部分分別成為電子源。在此，在各電子源中，如果把電流從表面電極7向下部電極8流動(dòng)作為正向，各電子源的表面電極7和下部電極8之間的電流、電壓特性為非線性的。因此，與假設(shè)漂移部6a為電阻R的情況相比，漏泄電流減小了。可是，當(dāng)實(shí)現(xiàn)電子源10″的大面積化時(shí)，無法忽視漏泄電流的總電流量。因此，存在著妨礙低耗電化和電子放射效率的高效率化這一問題。
如圖51所示，在表面電極7和下部電極8之間，如果把表面電極7一側(cè)作為陽(yáng)極，形成把下部電極8一側(cè)作為陰極的二極管D，則能防止所述漏泄電流的產(chǎn)生。可是，在圖48所示的電子源10″中，各電子源的表面電極7和下部電極8之間未形成二極管D。因此，如圖51中的雙點(diǎn)劃線所示，漏泄電流從H電平的下部電極8流向L電平的表面電極7，妨礙低耗電化和電子放射效率的高效率化的實(shí)現(xiàn)。
圖56是表示在相關(guān)的以往的電子源中，在外加正向電壓和反向電壓的情況下的電壓與電流關(guān)系的圖表。如圖56所示，在以往的電子源中，在正向電流、反向電流中得到若干整流性?？墒?，在該程度的整流性中，很難充分抑制漏泄電流。
為了解決這樣的問題，考慮采用如圖52所示的方法構(gòu)成電子源。即在非摻雜的多晶硅層3的表面一側(cè)，與漂移部6a分開而形成n型多晶硅區(qū)域31。然后，在n型多晶硅區(qū)域31內(nèi)的表面一側(cè)，形成p型多晶硅區(qū)域32。表面電極7設(shè)置為跨在漂移部6a和n型多晶硅區(qū)域31的一部分上。在p型多晶硅區(qū)域32上設(shè)置模擬表面電極17，由此，使模擬表面電極17和下部電極8之間的電流、電壓特性中帶有整流特性。
可是，在如圖52所示的電子源中，n型多晶硅區(qū)域41和p型多晶硅區(qū)域42設(shè)置為與漂移部6a分開，并且有必要把模擬表面電極17設(shè)置為與表面電極7分開。因此，當(dāng)采用單純矩陣構(gòu)造的情況下，存在著每單位面積的電子放射面積變小這一問題。
另外，在圖48所示的漂移部6a成型的電子源10″中，漂移部6a的與分離部6b的邊界附近部的電場(chǎng)強(qiáng)度比漂移部6a的中央部的電場(chǎng)強(qiáng)度大，由此，所述邊界附近部的單位面積的電子放射量比漂移部6a的中央部的單位面積的電子放射量多。因此，通過所述邊界附近部放射了過剩的電子。
而且，因?yàn)樗鲞吔绺浇康碾妶?chǎng)強(qiáng)度大，所以在該邊界附近部，漂移部6a的絕緣被破壞(漂移部6a劣化)，有時(shí)在下部電極8和表面電極7之間局部流動(dòng)過大的電流。在這種情況下，由于流過過大的電流，漂移部6a、由導(dǎo)電性薄膜構(gòu)成的表面電極7、或下部電極8(導(dǎo)電性層)局部發(fā)熱，表面電極7的老化和漂移部6a的老化程度擴(kuò)大。另外，所述邊界附近部的電場(chǎng)強(qiáng)度之所以比漂移部6a的中央部的電場(chǎng)強(qiáng)度大，是因?yàn)槠撇?a的厚度、多孔性程度或氧化或氮化程度方面，漂移部6a的中央部與所述邊界附近部不同。
在圖43或圖46所示的電子源10’、10″中，電子放射特性的真空度依賴性小，并且在放射電子時(shí)，不產(chǎn)生間歇現(xiàn)象，能以較高的電子放射效率穩(wěn)定地放射電子?？墒?，在電子源10’、10″中，二極管電流Ips如圖53中的曲線圖P所示的那樣隨時(shí)間變化，放射電子電流Ie如曲線圖Q所示的那樣隨時(shí)間變化。即，二極管電流Ips逐漸增加的同時(shí)，放射電子電流Ie逐漸減少，所以電子放射效率逐漸下降。在此，如果要抑制放射電子電流Ie隨時(shí)間的下降，就要增加耗電量。
產(chǎn)生這種問題的原因如以下所述。即在電子源10’、10″中，因?yàn)橥ㄟ^氧化多孔性多晶硅層形成漂移部6a，所以很難在漂移層6的整體上形成具有均勻的膜質(zhì)和膜厚的氧化硅膜52、64(參照?qǐng)D45)。另外，在漂移層6中，如果比較形成硅微晶體63的區(qū)域中氧化硅膜64的合計(jì)膜厚度與晶粒51的氧化硅膜52的膜厚度，則氧化硅膜52容易變薄。因此，如果在電子源10’、10″上外加驅(qū)動(dòng)電壓(直流電壓Vps)產(chǎn)生二極管電流Ips，氧化硅膜52、氧化硅膜64或兩個(gè)氧化硅膜52、64中，在膜厚度薄的部分、缺陷部、含雜質(zhì)多的部分等逐漸產(chǎn)生絕緣擊穿。而且，在產(chǎn)生絕緣擊穿的部分，氧化硅膜52、64的電阻值變小，二極管電流Ips隨著時(shí)間增加。另一方面，用于電子放射的電流減小，放射電子電流Ie隨著時(shí)間下降。
因此，在顯示器等中應(yīng)用電子源10’、10″的情況下，存在著以下所述問題即伴隨著氧化硅膜52、64的絕緣擊穿，耗電和發(fā)熱量逐漸增加，畫面的亮度逐漸變暗。
圖46或圖49所示的電子源10″能作為圖54所示的顯示器用電子源使用。圖54所示的電子源10″中設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的主表面上排列的多個(gè)導(dǎo)電性層構(gòu)成的布線8a(下部電極8)；具有與布線8a分別重疊形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6；隔著各漂移部6a分別和布線8a相對(duì)的多個(gè)表面電極7；共同連接了在漂移層6上與布線8a交叉的方向上排列的多個(gè)表面電極7的各列的總線電極25。總線電極25跨著漂移部6a和分離部6b，排列在與布線8a交叉的方向上。因?yàn)闆]必要使總線電極25產(chǎn)生隧道效應(yīng)，所以與表面電極7相比，能使膜厚度變厚，能實(shí)現(xiàn)低電阻化。
該電子源10″也幾乎與圖48所示的電子源10″一樣，通過選擇要外加電壓的總線電極25和布線8a的組，能從所希望的晶格點(diǎn)放射電子。布線8a為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27。總線電極25在其長(zhǎng)度方向的兩個(gè)端部分別與墊28連接。
可是，在如圖54所示的電子源10″中，如果電流流過線電極25和表面電極7之間，則從與選擇的晶格點(diǎn)對(duì)應(yīng)的漂移部6a放射出過剩的電子，從與選擇的晶格點(diǎn)對(duì)應(yīng)的漂移部6a產(chǎn)生絕緣擊穿，在布線8a和表面電極7之間產(chǎn)生短路電流。因此，漂移部6a、表面電極7和布線8a的溫度升高，電子源全體不斷劣化，從而導(dǎo)致可靠性低。即不僅是與選擇的晶格點(diǎn)對(duì)應(yīng)的漂移部6a表面電極7和布線8a，也會(huì)引起與未選擇的晶格點(diǎn)對(duì)應(yīng)的漂移部6a表面電極7和布線8a的劣化。另外，因?yàn)閺漠a(chǎn)生了絕緣擊穿的漂移部6a放射出過剩的電子，所以當(dāng)應(yīng)用于顯示器時(shí)，特定的象素的亮度變得異常高，并且發(fā)光亮度在面內(nèi)十分不均勻。
圖54所示的電子源10″乃至顯示器中設(shè)置有配置在電子源10″對(duì)面的由玻璃襯底構(gòu)成的熒光屏。
如圖55所示，在該熒光屏中，在與電子源10″相對(duì)的面上，在電子源10″的各表面電極7上設(shè)置有象素31。在此，在各象素31上涂抹形成有三基色即R、G、B三個(gè)熒光體單元32a、32b、32c。各象素31之間或各象素31內(nèi)的熒光體單元32a、32b、32c之間，通過由被稱作黑條的黑色圖案構(gòu)成的分離層33來進(jìn)行分離。
在圖54所示的電子源10″中，與圖48所示的電子源10″幾乎同樣，在布線8a的延長(zhǎng)方向上，漂移部6a的與分離部6b的邊界附近部的每單位面積的電子放射量比漂移部6a的中央部的每單位面積的電子放射量多，通過所述邊界附近部過剩地放射電子。因此，存在著以下所述問題即如果縮短象素31間的間隔或減小象素31的尺寸(面積)，就會(huì)在各象素31上產(chǎn)生污點(diǎn)，從而難以實(shí)現(xiàn)高清晰度的顯示器。

發(fā)明內(nèi)容
鑒于以上所述問題的存在，本發(fā)明目的在于提供一種與以往相比不縮小單位面積的電子放射面積，就能實(shí)現(xiàn)低耗電的電子源(電場(chǎng)放射型電子源)。本發(fā)明的另一個(gè)目的是提供一種能防止過剩地放射電子的電子源。本發(fā)明還有一個(gè)目的是提供一種電子放射特性的時(shí)間穩(wěn)定性優(yōu)良的電子源。本發(fā)明還有一個(gè)目的是提供一種能作為高清晰度顯示器的電子源來使用的可靠性較高的電子源。
本發(fā)明的電子源(電場(chǎng)放射型電子源)包括襯底；在襯底的一個(gè)表面上形成的導(dǎo)電性層(下部電極)；在導(dǎo)電性層上形成的半導(dǎo)體層；在該半導(dǎo)體層的表面一側(cè)上形成，并且具有由氧化或氮化的多孔性半導(dǎo)體層構(gòu)成的漂移部的漂移層(強(qiáng)電場(chǎng)漂移層)；在漂移層上形成的表面電極；通過外加電壓使表面電極相對(duì)于導(dǎo)電性層為正極，從導(dǎo)電性層注入漂移層的電子在漂移層中漂移，并通過表面電極放射；其基本特征在于在導(dǎo)電性層、表面電極、導(dǎo)電性層與漂移部之間的部分、表面電極與漂移部之間的部分中的至少一個(gè)中設(shè)置有用于抑制流過漂移部的電流中對(duì)電子放射無用的電流的電流抑制構(gòu)件。
根據(jù)本發(fā)明的第一方案，電流抑制構(gòu)件是防止電流從導(dǎo)電性層泄漏到表面電極上，從而降低耗電量的漏泄電流防止構(gòu)件。在這種情況下，與以往相比，單位面積的電子放射面積不縮小就能防止漏泄電流的產(chǎn)生，從而能降低耗電量。
在該電子源中，漏泄電流防止構(gòu)件最好是具有pn結(jié)的半導(dǎo)體層。在這種情況下，利用pn結(jié)的整流特性能阻止漏泄電流流動(dòng)。
漏泄電流防止構(gòu)件也可以是設(shè)置有導(dǎo)電性層一側(cè)的n層和表面電極一側(cè)的p層的半導(dǎo)體層。在這種情況下，利用具有n層和p層的半導(dǎo)體層的pn結(jié)的整流特性，就能阻止漏泄電流流動(dòng)。
當(dāng)漏泄電流防止構(gòu)件是設(shè)置有導(dǎo)電性層一側(cè)的n層和表面電極一側(cè)的p層的半導(dǎo)體層時(shí)，也可以在p層和漂移部之間形成低濃度半導(dǎo)體層。在這種情況下，利用具有n層和p層的半導(dǎo)體層的pn結(jié)的整流特性，就能阻止漏泄電流流動(dòng)。并且，通過低濃度半導(dǎo)體層，能使具有n層和p層的半導(dǎo)體層與漂移部在空間上分開，不受該半導(dǎo)體層的影響就能形成漂移部。
在該電子源中，當(dāng)襯底是半導(dǎo)體襯底時(shí)，導(dǎo)電性層最好包括襯底一側(cè)的n層和表面電極一側(cè)的p層。在這種情況下，能使用一般的硅工藝方法形成導(dǎo)電性層，因?yàn)槟鼙容^容易地提高導(dǎo)電性層的成形精度，所以能比較容易地實(shí)現(xiàn)顯示器的高清晰化。
也可以在p層和n層之間設(shè)置i層。在這種情況下，與利用pn結(jié)的整流特性阻止漏泄電流流動(dòng)的情況相比，能實(shí)現(xiàn)高耐壓。
在該電子源中，表面電極最好是用與漂移部進(jìn)行肖特基接合的材料形成。在這種情況下，利用肖特基接合的整流特性來阻止漏泄電流的流動(dòng)。另外，因?yàn)闆]必要再另外設(shè)置pn結(jié)和pin結(jié)，所以簡(jiǎn)化了電子源的結(jié)構(gòu)。
在該電子源中，當(dāng)在導(dǎo)電性層和漂移部之間設(shè)置有低濃度半導(dǎo)體層時(shí)，導(dǎo)電性層最好是用與低濃度半導(dǎo)體層進(jìn)行肖特基接合的材料形成。在這種情況下，也能利用肖特基接合的整流特性阻止漏泄電流的流動(dòng)。另外，因?yàn)闆]必要再另外設(shè)置pn結(jié)和pin結(jié)，所以簡(jiǎn)化了電子源的結(jié)構(gòu)。
根據(jù)本發(fā)明的第二方案，在漂移層上設(shè)置有用于分開相鄰的漂移部的分離部。而且，電流抑制構(gòu)件是使漂移部與分離部的邊界附近部的電場(chǎng)強(qiáng)度比漂移部的中央部的電場(chǎng)強(qiáng)度小，從而降低耗電量的電場(chǎng)緩和構(gòu)件。在這種情況下，邊界附近部的電場(chǎng)強(qiáng)度比中央部的電場(chǎng)強(qiáng)度小，在漂移部中漂移的電子大部分通過漂移部的中央部，從而能防止過剩地放射電子。并且，因?yàn)檫吔绺浇康碾妶?chǎng)強(qiáng)度比中央部的電場(chǎng)強(qiáng)度小，所以能防止邊界附近部的絕緣擊穿，并能防止導(dǎo)電性層和表面電極之間局部地流過過大的電流。
在該電子源中，電場(chǎng)緩和構(gòu)件也可以是在與邊界附近部對(duì)應(yīng)的位置上，設(shè)置在漂移部與表面電極之間的絕緣膜。如果這樣，則當(dāng)采用配置在多個(gè)表面電極和多個(gè)導(dǎo)電性層交叉的方向上的矩陣結(jié)構(gòu)時(shí)，能用絕緣膜使相鄰的表面電極之間絕緣。
電場(chǎng)緩和構(gòu)件也可以是在對(duì)應(yīng)邊界附近部的位置上，設(shè)置在導(dǎo)電性層上的絕緣膜。如果這樣，當(dāng)采用配置在多個(gè)表面電極和多個(gè)導(dǎo)電性層交叉的方向上的矩陣結(jié)構(gòu)時(shí)，就能防止干擾的產(chǎn)生。
電場(chǎng)緩和構(gòu)件也可以是由在與邊界附近部對(duì)應(yīng)的位置上，設(shè)置在漂移部和導(dǎo)電性層之間的高電阻層，和在與漂移部的中央部對(duì)應(yīng)的位置上，設(shè)置在漂移部和導(dǎo)電性層之間的低電阻層構(gòu)成。在這種情況下，對(duì)于表面電極和導(dǎo)電性層，能消除模式上的限制。
電場(chǎng)緩和構(gòu)件也可以是在與邊界附近部對(duì)應(yīng)的位置上，在表面電極上形成的缺口部。在這種情況下，只需變更表面電極的模式，就能防止過剩地放射電子。
電場(chǎng)緩和構(gòu)件也可以是在與邊界附近部對(duì)應(yīng)的位置上，在導(dǎo)電性層上形成的缺口部。在這種情況下，只需變更導(dǎo)電性層的模式，就能防止過剩地放射電子。
根據(jù)本發(fā)明的第三方案，電流抑制構(gòu)件是配置在漂移部和表面電極之間，并通過緩和漂移層的電場(chǎng)強(qiáng)度來降低耗電量的電場(chǎng)緩和層。在這種情況下，能使漂移層中容易產(chǎn)生絕緣擊穿的部分電場(chǎng)強(qiáng)度減小，從而能防止該部分的絕緣擊穿。因此，能提高電子放射效率等電子放射特性的時(shí)間穩(wěn)定性，當(dāng)應(yīng)用于顯示器等的情況下，能防止畫面的亮度隨時(shí)間變暗。另外，通過設(shè)置電場(chǎng)緩和層，使外加在漂移層上的電場(chǎng)強(qiáng)度變小。因此，如果外加在表面電極和導(dǎo)電性襯底之間的電壓與不設(shè)置電場(chǎng)緩和層的以往的電子源相同時(shí)，放射電子電流比不設(shè)置電場(chǎng)緩和層的場(chǎng)合小。可是通過提高該電壓，能使放射電子電流的大小成為與以往同樣的值。
在該電子源中，電場(chǎng)緩和層可以是氮化硅膜或含有氮化硅膜的多層膜。在這種情況下，因?yàn)榈枘さ碾娮杪矢?，所以能使電?chǎng)緩和層的膜厚度變薄。并且，因?yàn)樵谄茖又衅频碾娮雍茈y在氮化硅膜散亂，所以能防止設(shè)置電場(chǎng)緩和層導(dǎo)致的電子放射效率下降。
電場(chǎng)緩和層也可以由氮化硅膜和在該氮化硅膜上配置的氧化硅膜構(gòu)成。在這種情況下，因?yàn)榈枘ず脱趸枘さ碾娮杪矢撸阅苁闺妶?chǎng)緩和層的膜厚度變薄。另外，因?yàn)楸砻骐姌O是在氧化硅膜上形成的，所以與在氮化硅膜上形成表面電極的情況相比，容易產(chǎn)生電子向表面電極的移動(dòng)，從而能提高電子放射效率。
電場(chǎng)緩和層也可以是由氧化硅膜、在該氧化硅膜上配置的氮化硅膜、在該氮化硅膜上配置的另一個(gè)氧化硅膜構(gòu)成。在這種情況下，因?yàn)榈枘ず透餮趸枘さ碾娮杪矢撸阅苁闺妶?chǎng)緩和層的膜厚度變薄。并且，因?yàn)樵谄茖又衅频碾娮雍茈y在氮化硅膜散亂，所以能防止設(shè)置電場(chǎng)緩和層導(dǎo)致的電子放射效率下降。另外，因?yàn)楸砻骐姌O是在另一個(gè)氧化硅膜上形成的，所以與在氮化硅膜上形成表面電極的情況相比，容易產(chǎn)生電子向表面電極的移動(dòng)，從而能提高電子放射效率。
電場(chǎng)緩和層最好是用與表面電極的粘附性好的材料形成。在這種情況下，能抑制表面電極的剝離導(dǎo)致的歷時(shí)老化和電子放射特性的歷時(shí)變化。
作為粘附性好的材料，也可以使用氧化鉻膜。因?yàn)檠趸t膜具有良好的電子透過特性，所以能抑制設(shè)置電場(chǎng)緩和層導(dǎo)致的電子放射效率下降。
電場(chǎng)緩和層的電阻值最好與漂移層的電阻值為同一數(shù)量級(jí)。在這種情況下，與以往不設(shè)置電場(chǎng)緩和層的情況相比，不用怎么增加外加在表面電極和導(dǎo)電性襯底之間的電壓，就能緩和漂移層的電場(chǎng)強(qiáng)度。
根據(jù)本發(fā)明的第四方案，電子源包括共同連接多個(gè)表面電極的總線電極。而且，電流抑制構(gòu)件是通過限制表面電極和總線電極之間流動(dòng)的電流來降低耗電量的過電流保護(hù)元件。在這種情況下，如果適當(dāng)選擇總線電極和布線的組，并在選擇的組間外加電壓，只在選擇的總線電極上與布線的交點(diǎn)對(duì)應(yīng)的位置接近的表面電極下的漂移部作用強(qiáng)電場(chǎng)，放射電子。因此，能作為顯示器的電子源使用。另外，表面電極能限制漂移部或布線中產(chǎn)生過電流，能抑制其溫度升高。因此，能防止劣化范圍擴(kuò)大，從而能提高電子源的可靠性。
過電流保護(hù)元件也可以是當(dāng)表面電極和總線電極之間流過過電流時(shí)就斷線的構(gòu)件。在這種情況下，一旦過電流流過特定的表面電極，該表面電極和總線電極之間斷線。因此，能防止過電流持續(xù)流過特定的表面電極。因此，能防止發(fā)熱導(dǎo)致的劣化范圍的擴(kuò)大，從而能提高電子源的可靠性。
過電流保護(hù)元件也可以是配置在表面電極和總線電極之間的高電阻層。在這種情況下，能防止過電流流過表面電極。因此，能防止發(fā)熱導(dǎo)致的劣化范圍的擴(kuò)大，從而能提高電子源的可靠性。
過電流保護(hù)元件也可以是配置在表面電極和總線電極之間的電阻溫度系數(shù)為正的熱敏電阻層。在這種情況下，一旦過電流流過特定的表面電極使溫度上升，側(cè)熱敏電阻層的電阻增大，從而限制流過表面電極的電流。因此，能抑制溫度的升高，能防止劣化范圍的擴(kuò)大，從而能提高電子源的可靠性。
根據(jù)本發(fā)明的第五方案，電流抑制構(gòu)件是通過抑制從漂移部周圍放射電子來降低耗電量的電子放射抑制構(gòu)件。在這種情況下，因?yàn)橐种屏藦钠撇恐車派潆娮?，所以?dāng)在顯示器中使用電子源時(shí)，能防止污點(diǎn)的產(chǎn)生，從而能實(shí)現(xiàn)高清晰度的顯示器。
電流抑制構(gòu)件也可以是金屬層。在這種情況下，如果使金屬層的厚度比電子的平均自由行程大，就能防止漂移部的周圍中通過金屬層下的部位放射電子。
金屬層最好配置在漂移部的周邊。在這種情況下，如果金屬層的厚度比電子的平均自由行程大，就能在漂移部的整個(gè)周邊防止電子放射，從而能實(shí)現(xiàn)更高清晰度的顯示器。
當(dāng)電子源設(shè)置有共同連接多個(gè)表面電極的總線電極時(shí)，總線電極的一部分能作為所述金屬層公用。在這種情況下，如果總線電極的厚度比電子的平均自由行程大，則通過總線電極，就能抑制從漂移部的周圍放射電子。因此，當(dāng)在顯示器中使用電子源時(shí)，就能防止污點(diǎn)的產(chǎn)生，從而能實(shí)現(xiàn)高清晰度的顯示器。
當(dāng)電子源設(shè)置有共同連接多個(gè)表面電極的總線電極時(shí)，最好把總線電極配置在象素的兩側(cè)。如果這樣，當(dāng)在顯示器中使用電子源時(shí)，就能防止污點(diǎn)的產(chǎn)生，從而能實(shí)現(xiàn)高清晰度的顯示器。


下面簡(jiǎn)要說明附圖。
通過下面的詳細(xì)說明和附圖可以更充分地理解本發(fā)明。另外，在附圖中，對(duì)共同的構(gòu)成元件采用了相同的參照序號(hào)。
圖1是本發(fā)明實(shí)施例1中的電子源(電場(chǎng)放射型電子源)的一部分被截去后的概略立體圖。
圖2A～圖2E是本發(fā)明的實(shí)施例1中電子源或它的制造過程中的中間體的概要剖視圖，表示了該電子源的制造方法。
圖3A～圖3G是本發(fā)明的實(shí)施例2中電子源或它的制造過程中的中間體的概要剖視圖，表示了該電子源的制造方法。
圖4是本發(fā)明的實(shí)施例3中電子源的概要剖視圖。
圖5是本發(fā)明的實(shí)施例4中電子源的概要剖視圖。
圖6是本發(fā)明的實(shí)施例5中電子源的概要剖視圖。
圖7是本發(fā)明的實(shí)施例6或7中電子源的概要剖視圖。
圖8是本發(fā)明的實(shí)施例8中電子源的概要剖視圖。
圖9是本發(fā)明的實(shí)施例9中電子源的概要剖視圖。
圖10是本發(fā)明的實(shí)施例10中電子源的概要剖視圖。
圖11是本發(fā)明的實(shí)施例11中電子源的概要剖視圖。
圖12是本發(fā)明的實(shí)施例12中電子源的概要剖視圖。
圖13是本發(fā)明的實(shí)施例13中電子源的一部分被截去后的概略立體圖。
圖14是本發(fā)明的實(shí)施例14中電子源的一部分被截去后的概略立體圖。
圖15是本發(fā)明的實(shí)施例15中電子源的一部分被截去后的概略立體圖。
圖16A是本發(fā)明的實(shí)施例16中電子源的概要剖視圖。圖16B是把圖16A所示的電子源的主要部分放大表示的概要剖視圖。
圖17A～17D是本發(fā)明的實(shí)施例16中電子源或它的制造過程中的中間體的概要剖視圖，表示了該電子源的制造方法。
圖18是說明本發(fā)明的實(shí)施例16中電子源的電子放射機(jī)構(gòu)的原理的圖。
圖19是本發(fā)明的實(shí)施例16中使用了電子源的顯示器的立體圖。
圖20是本發(fā)明的實(shí)施例17中電子源的主要部分的概要剖視圖。
圖21是本發(fā)明的實(shí)施例18中電子源的主要部分的概要剖視圖。
圖22A～22D是本發(fā)明的實(shí)施例19中電子源或它的制造過程中的中間體的概要剖視圖，表示了該電子源的制造方法。
圖23是本發(fā)明的實(shí)施例20中電子源的概略立體圖。
圖24是本發(fā)明的實(shí)施例20中電子源的主要部分的概要俯視圖。
圖25是本發(fā)明的實(shí)施例20中電子源的主要部分的概要俯視圖。
圖26是本發(fā)明的實(shí)施例21中電子源的概略立體圖。
圖27是本發(fā)明的實(shí)施例21中電子源的主要部分的概要俯視圖。
圖28是本發(fā)明的實(shí)施例22中電子源的概略立體圖。
圖29是本發(fā)明的實(shí)施例22中電子源的主要部分的概要俯視圖。
圖30是本發(fā)明的實(shí)施例22中電子源的主要部分的概要剖視圖。
圖31是表示本發(fā)明的實(shí)施例22中的電子源中溫度與電阻值的關(guān)系的曲線圖。
圖32是本發(fā)明的實(shí)施例23中電子源的概略立體圖。
圖33是本發(fā)明的實(shí)施例23中電子源的主要部分的概要俯視圖。
圖34是本發(fā)明的實(shí)施例23中電子源的主要部分的概要剖視圖。
圖35是本發(fā)明的實(shí)施例24中電子源的概略立體圖。
圖36是本發(fā)明的實(shí)施例24中電子源的主要部分的概要俯視圖。
圖37是本發(fā)明的實(shí)施例25中電子源的概略立體圖。
圖38是本發(fā)明的實(shí)施例25中電子源的主要部分的概要俯視圖。
圖39是本發(fā)明的實(shí)施例26中電子源的概略立體圖。
圖40是本發(fā)明的實(shí)施例26中電子源的主要部分的概要俯視圖。
圖41是本發(fā)明的實(shí)施例27中電子源的概略立體圖。
圖42是本發(fā)明的實(shí)施例27中電子源的主要部分的概要俯視圖。
圖43是以往的電子源的概要剖視圖。
圖44是說明圖43所示的以往電子源的電子放射機(jī)構(gòu)原理的圖。
圖45是把以往的電子源的主要部分放大表示的概要剖視圖，表示了該電子源的電子放射動(dòng)作。
圖46是另一個(gè)以往的電子源的概要剖視圖。
圖47說明了圖46所示的以往電子源的電子放射機(jī)構(gòu)的原理。
圖48是使用了圖46所示的以往的電子源的顯示器的立體圖。
圖49是另一個(gè)以往的電子源的概要剖視圖。
圖50是說明采用了單純矩陣結(jié)構(gòu)的顯示器的動(dòng)作的模式電路圖。
圖51是說明另一個(gè)采用了單純矩陣結(jié)構(gòu)的顯示器的動(dòng)作的模式電路圖。
圖52是另一個(gè)以往的電子源的概要剖視圖。
圖53是表示以往的電子源中二極管電流和放射電子電流隨時(shí)間變化的曲線圖。
圖54是另一個(gè)以往的電子源的概略立體圖。
圖55是在使用了電子源的顯示器的陰極射線管熒光屏上設(shè)置的象素的模式圖。
圖56是表示在以往的電子源中，當(dāng)外加了正向電壓和反向電壓時(shí)的電壓與電流關(guān)系的曲線圖。
具體實(shí)施例方式
本發(fā)明基于在日本申請(qǐng)的特愿2000-344301號(hào)、特愿2000-326274號(hào)、特愿2000-326276號(hào)、特愿2001-145527號(hào)和特愿2001-145528號(hào)，并全面地組合了其中的內(nèi)容。
下面，具體說明本發(fā)明的若干實(shí)施例。但是，各實(shí)施例共同的構(gòu)件，即對(duì)結(jié)構(gòu)和功能在實(shí)質(zhì)上是同樣的構(gòu)件采用了共同的參照序號(hào)，并省略了重復(fù)說明。
實(shí)施例1首先，說明本發(fā)明的實(shí)施例1。
如圖1所示，實(shí)施例1中的電子源10(電場(chǎng)放射型電子源)中設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的主表面上排列的多個(gè)下部電極8；具有與下部電極8分別重疊形成的半導(dǎo)體層20；在俯視圖中，與下部電極8分別重疊，在半導(dǎo)體層20上形成的非摻雜多晶硅層3(參照?qǐng)D2E)；在俯視圖中，與下部電極8分別重疊，由在多晶硅層3形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6(強(qiáng)電場(chǎng)漂移層)；在漂移層6上跨著漂移部6a和分離部6b，在與下部電極8交叉(正交)的方向上排列的多個(gè)表面電極7。
下部電極8由鋁薄膜構(gòu)成的導(dǎo)電性層形成。表面電極7由金屬薄膜(例如金薄膜)構(gòu)成的導(dǎo)電性薄膜形成。表面電極7的膜厚度設(shè)置為15nm，但是膜厚度不局限于此。漂移層6的厚度設(shè)置為1.5μm，該厚度不局限于此。絕緣性襯底11構(gòu)成襯底。
該電子源10雖然與圖48所示的以往的電子源10″具有同樣的單純矩陣結(jié)構(gòu)，但是在半導(dǎo)體層20設(shè)置有阻止漏泄電流從下部電極8流向表面電極7的pn結(jié)這一點(diǎn)上不同。即如圖2E所示，半導(dǎo)體層20中設(shè)置有在下部電極8上形成的n層21和該n層21形成的p層22，由此形成了pn結(jié)。在表面電極7和下部電極8之間，除了漂移層6還設(shè)置有半導(dǎo)體層20。并且，半導(dǎo)體層20構(gòu)成防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件(逆流阻止部件)。另外，在半導(dǎo)體層20和漂移部6a之間設(shè)置的非摻雜多晶硅層3構(gòu)成低濃度半導(dǎo)體層。這樣，因?yàn)樵趐層22和漂移部6a之間形成了低濃度半導(dǎo)體層即非摻雜多晶硅層3，所以半導(dǎo)體層20和漂移部6a在空間上分離。因此，能不受半導(dǎo)體層20的影響形成漂移部6a。
在該電子源10中，與圖48所示的以往的電子源10″同樣，漂移層6的漂移部6a被夾在多個(gè)下部電極8和多個(gè)表面電極7之間。因此，如果適當(dāng)選擇表面電極7和下部電極8的組，并在選擇的組間外加電壓，則在與選擇的表面電極7和下部電極8的交點(diǎn)對(duì)應(yīng)的位置的漂移部6a作用強(qiáng)電場(chǎng)，放射電子?？傊?，與在表面電極7和下部電極8的格子的晶格點(diǎn)分別配置電子源同樣，通過選擇要外加電壓的表面電極7和下部電極8的組，能從所希望的晶格點(diǎn)放射電子。外加在表面電極7和下部電極8之間的電壓為10～20V左右。各表面電極7為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27。各下部電極8也是薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊28。
該電子源10的漂移部6a與圖45所示的漂移層6同樣，至少包含在絕緣形襯底11的一個(gè)表面一側(cè)排列的由柱狀多晶硅構(gòu)成的晶粒(半導(dǎo)體結(jié)晶)51；在晶粒51的表面上形成的薄的氧化硅膜52；存在于晶粒51之間的納米級(jí)的半導(dǎo)體微晶體即硅微晶體63；在硅微晶體63的表面上形成的具有比該硅微晶體63的結(jié)晶粒子直徑小的膜厚度的絕緣膜的氧化硅膜64。
這樣一來，在該電子源10中，因?yàn)樵诒砻骐姌O7和下部電極8之間除了漂移層6，還設(shè)置有防止防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積沒有減小，還能阻止漏泄電流的產(chǎn)生，從而能實(shí)現(xiàn)低耗電。這里漏泄電流防止構(gòu)件由具有設(shè)置在漂移部6a和下部電極8之間的pn結(jié)的半導(dǎo)體層20構(gòu)成。因此，只需在漂移部6a和下部電極8之間設(shè)置具有pn結(jié)的半導(dǎo)體層20，就能利用pn結(jié)的整流特性，防止漏泄電流。在該電子源10中，在漂移層6中，從下部電極8注入的電子不會(huì)撞擊硅微晶體63，由外加在氧化硅膜64上的電場(chǎng)加速后漂移。這時(shí)，在漂移層6產(chǎn)生的熱量通過柱狀晶粒51散熱。因此，在放射電子時(shí)不會(huì)產(chǎn)生間歇現(xiàn)象，從而能以高效率放射電子。
在實(shí)施例1中，漂移層6的漂移部6a由氧化的多孔性多晶硅層形成。可是，漂移部6a也可以由氮化的多孔性多晶硅層形成。另外，也可以用把多孔性多晶硅層以外的多孔性半導(dǎo)體層被氧化或氮化后的材料形成。當(dāng)漂移部6a由氮化的多孔性多晶硅層形成的情況下，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 在電子源10中，使用金薄膜作為構(gòu)成表面電極7的導(dǎo)電性薄膜，但是表面電極7的材料并不局限于金。例如，也可以使用鋁、鉻、鎢、鎳、白金等功函數(shù)小的材料。在此，金的功函數(shù)是5.10eV，鋁的功函數(shù)是4.28eV，鉻的功函數(shù)是4.50eV，鎢的功函數(shù)是4.55eV，鎳的功函數(shù)是5.15eV，白金的功函數(shù)是5.65eV。表面電極7也可以由在厚度方向上層疊的多層薄膜電極層構(gòu)成的導(dǎo)電性薄膜形成。在這種情況下，最上層的薄膜電極層采用耐氧化性良好并且功函數(shù)小的材料，最下層的薄膜電極層的材料具有與最上層的薄膜電極層的材料相比更難向漂移層6擴(kuò)散(總之，漂移層6的材料中的擴(kuò)散系數(shù)小)的性質(zhì)。
通過采用功函數(shù)小并且與漂移層6的粘附性好的表面電極7，能防止表面電極7從漂移層6剝離。由此，能防止表面電極7的斷線，從而提高它的歷時(shí)穩(wěn)定性。另外，提高了制造時(shí)的成品率，從而能降低成本。
最上層的薄膜電極層的材料用例如金，最下層的薄膜電極層的材料可以用鉻。可是，作為最下層的薄膜電極層的材料，也可以不用鉻，而使用鎳、白金、鈦、鋯、銠、鉿、銥或它們的氧化物。作為最下層的薄膜電極層的材料如果使用了鉻、鎳、白金、鈦、鋯、銠、鉿、銥或它們的氧化物，使最下層的薄膜電極層的材料成本比較低。
在該電子源中，使用鋁薄膜作為構(gòu)成下部電極8的導(dǎo)電性層。可是，下部電極8的材料并不局限于鋁，也可以使用鋁以外的導(dǎo)電性材料。
下面，參照附圖2A～2E就實(shí)施例1中的電子源10的制造方法加以說明。另外，在圖2A～2E中，只表示了主要部分的剖面。
首先，通過濺射法，在絕緣性襯底11的一個(gè)整個(gè)表面(圖2A中的上表面)上形成(堆積)由所定膜厚度的鋁薄膜構(gòu)成的導(dǎo)電性層。然后，在導(dǎo)電性層上，形成與下部電極8的模式對(duì)應(yīng)成形的保護(hù)層。接著，對(duì)保護(hù)層掩模，通過蝕刻導(dǎo)電性層的不要部分，在絕緣性襯底11的所述表面上形成由成形的導(dǎo)電性層構(gòu)成的下部電極8。之后，除去保護(hù)層，得到具有圖2A所示結(jié)構(gòu)的中間體。
接著，在絕緣性襯底11的所述整個(gè)表面一側(cè)，例如通過等離子CVD法，形成(堆積)由作為n型雜質(zhì)添加了磷的n型多晶硅層構(gòu)成的n層21，得到具有圖2B所示結(jié)構(gòu)的中間體。因?yàn)閚層21是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。另外，因?yàn)橥ㄟ^等離子CVD法形成膜時(shí)，摻雜了n型雜質(zhì)，所以容易形成n層。
然后，在絕緣性襯底11的所述整個(gè)表面一側(cè)，例如通過等離子CVD法，形成(堆積)由作為p型雜質(zhì)添加了硼的p型多晶硅層構(gòu)成的p層22，得到具有圖2C所示結(jié)構(gòu)的中間體。因?yàn)閜層22是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。另外，因?yàn)橥ㄟ^等離子CVD法形成膜時(shí)，摻雜了p型雜質(zhì)，所以容易形成p層。
接著，在n層21和p層22中，為了使與下部電極8不重疊的部位和與下部電極8重疊的部位絕緣，進(jìn)行氧離子的離子注入。之后，在絕緣性襯底11的所述整個(gè)表面一側(cè)，通過例如由等離子CVD法形成所定膜厚度的非摻雜多晶硅層3，得到具有圖2D所示結(jié)構(gòu)的中間體。因?yàn)榉菗诫s多晶硅層3是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。非摻雜多晶硅層3的形成方法并不局限于等離子CVD法。例如，也可以通過催化劑CVD法形成。催化劑CVD法也能用600℃以下的低溫工藝方法形成膜。
在形成了非摻雜多晶硅層3后，使用加入了由55wt％的氟化氫水溶液和乙醇按大約1∶1的比例混合的混合液構(gòu)成的電解液的陽(yáng)極氧化處理槽，以白金電極(圖中未顯示)為負(fù)極，下部電極8為正極，邊用光照射多晶硅層3，邊以所定的條件進(jìn)行陽(yáng)極氧化處理。由此，在多晶硅層3中，在與下部電極8重疊的部位，形成多孔性多晶硅層。之后，從陽(yáng)極氧化處理槽除去電解液，在該陽(yáng)極氧化處理槽中重新加入酸(例如，大約10％的稀硝酸、大約10％的稀硫酸、王水等)。接著，使用加入了該酸的陽(yáng)極氧化處理槽，以白金電極(圖中未顯示)為負(fù)極，下部電極8為正極，流過恒電流，氧化多孔性多晶硅層。由此，在與下部電極8重疊的部位，形成由氧化了的多孔性多晶硅層構(gòu)成的漂移部6a。接著，在漂移層6上，例如使用金屬掩模，通過蒸鍍法，形成由所定膜厚度(例如15nm)的金薄膜構(gòu)成的表面電極7。之后，通過形成圖1所示的墊27、28，得到圖2E所示的電子源10。在此，存在于漂移部6a之間的多晶硅層3和注入了氧離子的部位構(gòu)成分離部6b。
在實(shí)施例1中的陽(yáng)極氧化處理中，在陽(yáng)極氧化處理的期間中，使照射在多晶硅層3的表面上的光能一定，電流密度一定，但是也可以把該條件適當(dāng)變更(例如，可以使電流密度變化)。另外，通過蒸鍍形成了變?yōu)楸砻骐姌O7的導(dǎo)電性薄膜，但是導(dǎo)電性薄膜的形成方法并不局限于蒸鍍法，例如也可以使用濺射法。
根據(jù)所述制造方法，因?yàn)樵谛纬赡r(shí)，通過摻入雜質(zhì)形成n層21和p層22，所以能比較容易地形成n層21和p層22。能用相同的成膜裝置(例如等離子CVD裝置)使n層21和p層22連續(xù)成膜。因此，能簡(jiǎn)單地制造與以往相比單位面積的電子放射面積不縮小，能防止漏泄電流，并能實(shí)現(xiàn)低耗電的電子源10。另外，因?yàn)榘雽?dǎo)體層20和低濃度半導(dǎo)體層由多晶硅構(gòu)成，所以能利用一般的硅工藝方法和液晶顯示裝置的制造工藝方法，從而能降低成本。
實(shí)施例2下面，就本發(fā)明的實(shí)施例2加以說明。但實(shí)施例2中的電子源與實(shí)施例1中的電子源10采用同一結(jié)構(gòu)，只是其制造方法不同。因此，下面，參照?qǐng)D3A～圖3G，僅就該電子源的制造方法加以說明。另外，在圖3A～圖3G中，只表示了主要部分的剖面。
首先，通過濺射法，在絕緣性襯底11的一個(gè)整個(gè)表面(圖3A中的上表面)上形成(堆積)由所定膜厚度的鋁薄膜構(gòu)成的導(dǎo)電性層。然后，在導(dǎo)電性層上，形成與下部電極8的模式對(duì)應(yīng)成形的保護(hù)層。接著，對(duì)保護(hù)層掩模，通過蝕刻導(dǎo)電性層的不要部分，在絕緣性襯底11的所述表面上形成由成形的導(dǎo)電性層構(gòu)成的下部電極8。之后，除去保護(hù)層，得到具有圖3A所示結(jié)構(gòu)的中間體。
接著，在絕緣性襯底11的所述整個(gè)表面一側(cè)，例如通過等離子CVD法，形成非摻雜多晶硅層24，得到具有圖3B所示結(jié)構(gòu)的中間體。因?yàn)榉菗诫s多晶硅層24是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。
而且，在非摻雜多晶硅層24的與下部電極8重疊的部位，通過離子注入法或雜質(zhì)擴(kuò)散法，摻雜n型雜質(zhì)(例如，磷)，形成n層21，得到具有圖3C所示的結(jié)構(gòu)的中間體。接著，在絕緣性襯底11的所述整個(gè)表面一側(cè)，例如通過等離子CVD法，形成非摻雜多晶硅層25，得到具有圖3D所示結(jié)構(gòu)的中間體。因?yàn)榉菗诫s多晶硅層25是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。
而后，在非摻雜多晶硅層25的與下部電極8重疊的部位，通過離子注入法或雜質(zhì)擴(kuò)散法，摻雜p型雜質(zhì)(例如，硼)，形成p層22，得到具有圖3E所示的結(jié)構(gòu)的中間體。
接著，在絕緣性襯底11的所述整個(gè)表面一側(cè)，通過例如由等離子CVD法形成所定膜厚度(例如1.5μm)的非摻雜多晶硅層3，得到具有圖3F所示結(jié)構(gòu)的中間體。因?yàn)榉菗诫s多晶硅層3是通過等離子CVD法堆積而成，所以能用600℃以下(100℃至600℃)的低溫工藝方法形成膜。非摻雜多晶硅層3的形成方法并不局限于等離子CVD法。例如，也可以通過催化劑CVD法形成。催化劑CVD法也能用600℃以下的低溫工藝方法形成膜。
在形成了非摻雜多晶硅層3后，使用加入了由55wt％的氟化氫水溶液和乙醇按大約1∶1的比例混合的混合液構(gòu)成的電解液的陽(yáng)極氧化處理槽，以白金電極(圖中未顯示)為負(fù)極，下部電極8為正極，邊用光照射多晶硅層3，邊以所定的條件進(jìn)行陽(yáng)極氧化處理。由此，在多晶硅層3中與下部電極8重疊的部位，形成多孔性多晶硅層。之后，從陽(yáng)極氧化處理槽除去電解液，在該陽(yáng)極氧化處理槽中重新加入酸(例如，大約10％的稀硝酸、大約10％的稀硫酸、王水等)。接著，使用加入了該酸的陽(yáng)極氧化處理槽，以白金電極(圖中未顯示)為負(fù)極，下部電極8為正極，流過恒電流，氧化多孔性多晶硅層。由此，在與下部電極8重疊的部位，形成由氧化了的多孔性多晶硅層構(gòu)成的漂移部6a。接著，在漂移層6上，例如使用金屬掩模，通過蒸鍍法，形成由所定膜厚度(例如15nm)的金薄膜構(gòu)成的表面電極7。之后，通過形成圖1所示的墊27、28，得到圖3G所示的電子源10。在此，存在于漂移部6a之間的多晶硅層3、存在于n層21之間的非摻雜多晶硅層24和存在于p層22之間的非摻雜多晶硅層25構(gòu)成分離部6b。
這樣一來，在實(shí)施例2中，因?yàn)榉謩e在形成非摻雜半導(dǎo)體層即多晶硅層24、25后，通過離子注入法或雜質(zhì)擴(kuò)散法摻雜雜質(zhì)，形成n層21和p層22，所以不依賴于成膜裝置，能以良好的控制性控制n層21和p層22的雜質(zhì)濃度。
實(shí)施例3下面，就本發(fā)明的實(shí)施例3加以說明。實(shí)施例3中電子源的基本結(jié)構(gòu)與圖1所示的實(shí)施例1的電子源幾乎相同，如圖4所示，只是在p層22上形成漂移部6a這一點(diǎn)上不同。在實(shí)施例3中，由p層22和n層21構(gòu)成的半導(dǎo)體層構(gòu)成防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件(逆流阻止部件)。
這樣，在實(shí)施例3中，與實(shí)施例1同樣，因?yàn)樵诒砻骐姌O7和下部電極8之間，除了漂移層6，還設(shè)置有防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積不縮小，能防止漏泄電流的產(chǎn)生，從而能降低耗電量。并且，因?yàn)樵跇?gòu)成漏泄電流防止構(gòu)件的半導(dǎo)體層和漂移部6a之間未設(shè)置實(shí)施例1中的非摻雜多晶硅層3，所以結(jié)構(gòu)比實(shí)施例1的簡(jiǎn)化了。
并且，實(shí)施例3中的電子源10的制造方法與實(shí)施例1或?qū)嵤├?中的制造方法相比，只是在多晶硅層3中，通過陽(yáng)極氧化處理，使與下部電極8重疊的部位的全部多孔化這一點(diǎn)上不同。
實(shí)施例4下面，就本發(fā)明的實(shí)施例4加以說明。雖然實(shí)施例4中電子源的基本結(jié)構(gòu)與圖1所示的實(shí)施例1的電子源10幾乎相同，但是不同之處在于如圖5所示，作為襯底使用了半導(dǎo)體襯底即硅襯底1，圖1所示實(shí)施例1中的下部電極8由較高濃度的n型硅區(qū)域構(gòu)成的n層21和較高濃度的p型硅區(qū)域構(gòu)成的p層22構(gòu)成。在實(shí)施例4中，由p層22和n層構(gòu)成的下部電極8構(gòu)成防止漏泄電流從下部電極流向表面電極7的漏泄電流防止構(gòu)件。
這樣，在實(shí)施例4中，與實(shí)施例1同樣，因?yàn)樵诒砻骐姌O7和下部電極之間，除了漂移層6還設(shè)置有防止漏泄電流從下部電極流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積沒有減小，還能阻止漏泄電流的產(chǎn)生，從而能實(shí)現(xiàn)低耗電。
因?yàn)閷?shí)施例4的電子源10使用硅襯底1作為襯底，所以能利用離子注入法或雜質(zhì)擴(kuò)散法等一般的硅工藝方法形成構(gòu)成下部電極的n層21和p層22。因此，能提高下部電極的成形精度，并且伴隨著下部電極的形成，在襯底的所述表面一側(cè)不會(huì)形成段差。因此，能防止表面電極7的斷線，并且容易實(shí)現(xiàn)顯示器的高清晰化。
實(shí)施例5下面，就本發(fā)明的實(shí)施例5加以說明。雖然實(shí)施例5中電子源的基本結(jié)構(gòu)與圖1所示的實(shí)施例1的電子源10幾乎相同，但是不同之處在于如圖6所示，在p層22和n層21之間存在由低濃度的多晶硅層構(gòu)成的i層23。即在實(shí)施例5中，由p層22、i層23和n層21構(gòu)成的半導(dǎo)體層構(gòu)成防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件。
這樣，在實(shí)施例5中，與實(shí)施例1同樣，因?yàn)樵诒砻骐姌O7和下部電極之間，除了漂移層6還設(shè)置有防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積沒有減小，還能阻止漏泄電流的產(chǎn)生，從而能實(shí)現(xiàn)低耗電。并且，因?yàn)闃?gòu)成漏泄電流防止構(gòu)件的半導(dǎo)體層具有pin結(jié)，所以與具有pn結(jié)的實(shí)施例1相比，能提高漏泄電流防止構(gòu)件的耐壓。另外，在其他的實(shí)施例中，也可以在p層22和n層21之間設(shè)置i層23。
實(shí)施例5中的電子源10的制造方法與實(shí)施例1或?qū)嵤├?的場(chǎng)合幾乎相同，只是追加了形成i層23的過程，因此省略了對(duì)它的說明。
實(shí)施例6下面，就本發(fā)明的實(shí)施例6加以說明。實(shí)施例6中電子源的基本結(jié)構(gòu)與圖1所示的實(shí)施例1的電子源10幾乎相同。但是，不同之處在于如圖7所示，不設(shè)置實(shí)施例1中的半導(dǎo)體層，作為表面電極7的材料，使用與漂移部6a之間形成了肖特基接合的材料，防止漏泄電流從下部電極流向表面電極7的漏泄電流防止構(gòu)件由表面電極7和漂移部6a構(gòu)成。在此，作為表面電極7的材料可以用Cu、Pd、Ag、Al、Ti、Mn、Pb、Bi、Ni、Cr、Fe、Mg、Pt、Be、Sn、Ba、In、Co、Sb、IrSi、PtSi、Pt2Si、MnSi、Pb2Si、Co2Si、NiSi、Ni2Si、Wsi等。
這樣，在實(shí)施例6中，因?yàn)樵诒砻骐姌O7和下部電極之間，除了漂移層6還設(shè)置有防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積沒有減小，還能阻止漏泄電流的產(chǎn)生，從而能實(shí)現(xiàn)低耗電。并且，因?yàn)槟芾帽砻骐姌O7和漂移部6a的肖特基接合的整流特性防止漏泄電流，所以沒有必要另外設(shè)置pn結(jié)或pin結(jié)，與實(shí)施例1～實(shí)施例5相比，簡(jiǎn)化了結(jié)構(gòu)。
實(shí)施例7下面，就本發(fā)明的實(shí)施例7加以說明。實(shí)施例7中電子源的基本結(jié)構(gòu)與圖7所示的實(shí)施例6的電子源10幾乎相同。但是，不同之處在于作為下部電極8的材料，使用了與低濃度半導(dǎo)體層即非摻雜多晶硅層3之間形成了肖特基接合的材料，防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件由下部電極8和非摻雜多晶硅層3構(gòu)成。在此，作為下部電極8的材料可以用Cu、Pd、Ag、Al、Ti、Mn、Pb、Bi、Ni、Cr、Fe、Mg、Pt、Be、Sn、Ba、In、Co、Sb、IrSi、PtSi、Pt2Si、MnSi、Pb2Si、Co2Si、NiSi、Ni2Si、Wsi等。
這樣，在實(shí)施例7中，因?yàn)樵诒砻骐姌O7和下部電極8之間，除了漂移層6還設(shè)置有防止漏泄電流從下部電極8流向表面電極7的漏泄電流防止構(gòu)件，所以與以往相比，單位面積的電子放射面積沒有減小，還能阻止漏泄電流的產(chǎn)生，從而能實(shí)現(xiàn)低耗電。并且，因?yàn)槟芾孟虏侩姌O8和非摻雜多晶硅層3的肖特基接合的整流特性防止漏泄電流，所以沒有必要另外設(shè)置pn結(jié)或pin結(jié)，與實(shí)施例1～實(shí)施例5相比，簡(jiǎn)化了結(jié)構(gòu)。
實(shí)施例8下面，就本發(fā)明的實(shí)施例8加以說明。實(shí)施例8中電子源的基本結(jié)構(gòu)與圖46所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖8所示，在絕緣性襯底的一個(gè)表面上形成由金屬薄膜(例如鎢薄膜)構(gòu)成的導(dǎo)電性層8(下部電極)，在導(dǎo)電性層8上，形成具有由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和在該漂移部6a的周圍形成的多晶硅層構(gòu)成的分離部6b的漂移層6。在漂移層6上，形成由金屬薄膜(例如，金薄膜)構(gòu)成的表面電極7。在此，在形成了導(dǎo)電性層8的絕緣性襯底11的所述整個(gè)表面一側(cè)堆積了非摻雜多晶硅層后，通過陽(yáng)極氧化處理使該非摻雜多晶硅層中與漂移部6a對(duì)應(yīng)的部位多孔化，形成多孔性多晶硅層，例如使用快速加熱法，通過氧化多孔性多晶硅層，形成漂移層6。導(dǎo)電性層8的厚度設(shè)置為200nm，漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm，表面電極7的厚度設(shè)置為15nm。但是，這些數(shù)值分別只是一個(gè)例子，并不局限于此。在實(shí)施例8中，絕緣性襯底11構(gòu)成襯底。
實(shí)施例8中的電子源10的漂移層6中，在形成漂移部6a時(shí)，把非摻雜多晶硅層從表面向深度方向多孔化，在未到達(dá)導(dǎo)電性層8的途中停止多孔化。因此，由多晶硅層的一部分構(gòu)成的半導(dǎo)體層3存在于漂移部6a和導(dǎo)電性層8之間?？墒?，也可以把非摻雜多晶硅層從表面向深度方向多孔化，直到到達(dá)導(dǎo)電性層8，使漂移部6a和導(dǎo)電性層8之間不存在半導(dǎo)體層3。
因?yàn)閷?shí)施例8中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程也與電子源10′、電子源10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例8中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例8的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和表面電極7之間存在由氧化硅膜構(gòu)成的絕緣膜16。即漂移部6a在其中央部堆積了表面電極7，在與分離部6b的邊界附近部分堆積了絕緣膜16。在此，絕緣膜16由氧化硅膜構(gòu)成?？墒?，絕緣膜16的材料并不局限于氧化硅膜。例如，可以用氮化硅膜。
這樣，因?yàn)樵趯?shí)施例8的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和表面電極7之間存在絕緣膜16，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分，從而能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例8的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
并且，在實(shí)施例8中，絕緣膜16構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件(電場(chǎng)緩和部件)。因?yàn)椋妶?chǎng)緩和構(gòu)件由存在于所述邊界附近部分和表面電極7之間的絕緣膜16構(gòu)成，所以當(dāng)采用在多個(gè)表面電極7和多個(gè)下部電極8交叉的方向上配置的矩陣結(jié)構(gòu)的情況下，能通過絕緣膜16使相鄰的表面電極7之間絕緣。
實(shí)施例9下面，就本發(fā)明的實(shí)施例9加以說明。實(shí)施例9中電子源10的基本結(jié)構(gòu)與圖46所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖9所示，在絕緣性襯底11的一個(gè)表面上形成由金屬薄膜(例如鎢薄膜)構(gòu)成的導(dǎo)電性層8，在導(dǎo)電性層8上，形成由成形為所定形狀的氧化硅膜構(gòu)成的絕緣膜17。在形成了導(dǎo)電性膜8和絕緣膜17的絕緣性襯底11的所述表面一側(cè)，形成具有由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和在該漂移部6a的周圍形成的多晶硅層構(gòu)成的分離部6b的漂移層6。在漂移層6上，形成由金屬薄膜(例如，金薄膜)構(gòu)成的表面電極7。在形成了8和絕緣膜17的絕緣性襯底11的所述整個(gè)表面一側(cè)堆積了非摻雜多晶硅層后，通過陽(yáng)極氧化處理使該多晶硅層中與漂移部6a對(duì)應(yīng)的部位多孔化，形成多孔性多晶硅層，例如使用快速加熱法，通過氧化多孔性多晶硅層，形成漂移層6。導(dǎo)電性層8的厚度設(shè)置為200nm，漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm，表面電極7的厚度設(shè)置為15nm。另外，這些數(shù)值分別只是一個(gè)例子，并不局限于此。在實(shí)施例9中，絕緣性襯底11構(gòu)成襯底。
在實(shí)施例9中的電子源10的漂移層6中，在形成漂移部6a時(shí)，把非摻雜多晶硅層從表面向深度方向多孔化，在未到達(dá)導(dǎo)電性層8的途中停止多孔化。因此，由多晶硅層的一部分構(gòu)成的半導(dǎo)體層3存在于漂移部6a和導(dǎo)電性層8之間?？墒?，也可以把非摻雜多晶硅層從表面向深度方向多孔化，直到到達(dá)導(dǎo)電性層8，導(dǎo)電性層8上形成漂移部6a，而不存在半導(dǎo)體層3。
因?yàn)閷?shí)施例9中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程也與電子源10′、電子源10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例9中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例9的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間，在導(dǎo)電性層8上形成絕緣膜17。即漂移部6a在其中央部與導(dǎo)電性層8之間只存在半導(dǎo)體層3，在所述邊界附近部分存在半導(dǎo)體層3和絕緣膜17。在實(shí)施例9中，絕緣膜17由氧化硅膜構(gòu)成?？墒牵^緣膜17的材料并不局限于氧化硅膜。例如，可以用氮化硅膜。
這樣，因?yàn)樵趯?shí)施例9的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間，在導(dǎo)電性層8上設(shè)置有絕緣膜17，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分。從而能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例9的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
在實(shí)施例9中，絕緣膜17構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件(電場(chǎng)緩和部件)。因?yàn)?，電?chǎng)緩和構(gòu)件由在所述邊界附近部分和導(dǎo)電性層8之間，在導(dǎo)電性層8上設(shè)置的絕緣膜17構(gòu)成，所以當(dāng)采用在多個(gè)表面電極7和多個(gè)下部電極8交叉的方向上配置的矩陣結(jié)構(gòu)的情況下，能防止干擾的產(chǎn)生。
實(shí)施例10下面，就本發(fā)明的實(shí)施例10加以說明。實(shí)施例10中電子源10的基本結(jié)構(gòu)與圖46所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖10所示，在絕緣性襯底11的一個(gè)表面上形成由金屬薄膜(例如鎢薄膜)構(gòu)成的導(dǎo)電性層8，在導(dǎo)電性層8上，形成具有由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和在該漂移部6a的周圍形成的多晶硅層構(gòu)成的分離部6b的漂移層6。在漂移層6上，形成由金屬薄膜(例如，金薄膜)構(gòu)成的表面電極7。絕緣性襯底11的所述表面一側(cè)堆積了非摻雜多晶硅層后，通過陽(yáng)極氧化處理使該多晶硅層中與漂移部6a對(duì)應(yīng)的部位多孔化，形成多孔性多晶硅層，例如使用快速加熱法，通過氧化多孔性多晶硅層，形成漂移層6。導(dǎo)電性層8的厚度設(shè)置為200nm，漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm，表面電極7的厚度設(shè)置為15nm。另外，這些數(shù)值分別只是一個(gè)例子，并不局限于此。在實(shí)施例10中，絕緣性襯底11構(gòu)成襯底。
因?yàn)閷?shí)施例10中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例10中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例10的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間存在高電阻的第一半導(dǎo)體層23b，在漂移部6a的中央部分與導(dǎo)電性層8之間存在低電阻的第二半導(dǎo)體層23a。在第二半導(dǎo)體層23a中摻雜雜質(zhì)，使它比第一半導(dǎo)體層23b的電阻小很多。在摻雜雜質(zhì)時(shí)，可以利用離子注入法或擴(kuò)散技術(shù)等。
這樣，在實(shí)施例10的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間存在高電阻的第一半導(dǎo)體層23b，漂移部6a的中央部分與導(dǎo)電性層8之間存在比第一半導(dǎo)體層23b的電阻小得多的第二半導(dǎo)體層23a，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分。因此，能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層8和表面電極7之間局部流過過大的電流。另外，在實(shí)施例10的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
在實(shí)施例10中，第一半導(dǎo)體層23b和第二半導(dǎo)體層23a構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。因?yàn)殡妶?chǎng)緩和構(gòu)件由在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間存在高電阻的第一半導(dǎo)體層23b和在漂移部6a的中央部分與導(dǎo)電性層8之間存在低電阻的第二半導(dǎo)體層23a構(gòu)成，所以能去掉表面電極7和下部電極8各自的模式制約。
實(shí)施例11下面，就本發(fā)明的實(shí)施例11加以說明。實(shí)施例11中電子源10的基本結(jié)構(gòu)與圖46所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖11所示，在絕緣性襯底11的一個(gè)表面上形成由金屬薄膜(例如鎢薄膜)構(gòu)成的導(dǎo)電性層8，在導(dǎo)電性層8上，形成具有由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和在該漂移部6a的周圍形成的多晶硅層構(gòu)成的分離部6b的漂移層6。在漂移層6上，形成由金屬薄膜(例如，金薄膜)構(gòu)成的表面電極7。在形成了導(dǎo)電性層的絕緣性襯底11的所述整個(gè)表面一側(cè)堆積了非摻雜多晶硅層后，通過陽(yáng)極氧化處理使該多晶硅層中與漂移部6a對(duì)應(yīng)的部位多孔化，形成多孔性多晶硅層，例如使用快速加熱法，通過氧化多孔性多晶硅層，形成漂移層6。導(dǎo)電性層8的厚度設(shè)置為200nm，漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm，表面電極7的厚度設(shè)置為15nm。另外，這些數(shù)值分別只是一個(gè)例子，并不局限于此。在實(shí)施例11中，絕緣性襯底11構(gòu)成襯底。
在實(shí)施例11中的電子源10的漂移層6中，在形成漂移部6a時(shí)，把非摻雜多晶硅層從表面向深度方向多孔化，在未到達(dá)導(dǎo)電性層8的途中停止多孔化。因此，由多晶硅層的一部分構(gòu)成的半導(dǎo)體層3存在于漂移部6a和導(dǎo)電性層8之間。可是，也可以把非摻雜多晶硅層從表面向深度方向多孔化，直到到達(dá)導(dǎo)電性層8，導(dǎo)電性層8上形成漂移部6a，而不存在半導(dǎo)體層3。
因?yàn)閷?shí)施例11中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程也與電子源10′、電子源10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例11中，漂移部6a由氧化的多孔性多晶硅層形成。可是也可以用氮化的多孔性多晶硅層形成漂移部6a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例11的電子源10具有以下特征在與漂移部6a和分離部6b的邊界部分重疊的區(qū)域，在表面電極7上形成缺口部7a。即漂移部6a在中央部分堆積了表面電極7，但是在所述邊界部分不存在表面電極7。在圖11的左右方向上，表面電極7的寬度小于漂移部6a的寬度，并且表面電極7的兩端比漂移部6a的兩端更靠?jī)?nèi)側(cè)。
并且，因?yàn)樵趯?shí)施例11的電子源10中，在與漂移部6a和分離部6b的邊界部分重疊的區(qū)域，在表面電極7上形成缺口部7a，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分。從而能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例11的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
在實(shí)施例11中，表面電極7的缺口部7a構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。因此，只需變更表面電極7的模式(總之，只需變更用于使表面電極7成形的掩模)，就能防止過剩地放射電子。
實(shí)施例12下面，就本發(fā)明的實(shí)施例12加以說明。實(shí)施例12中電子源10的基本結(jié)構(gòu)與圖46所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖12所示，在絕緣性襯底11的一個(gè)表面上形成由成形為所定形狀的金屬薄膜(例如鎢薄膜)構(gòu)成的導(dǎo)電性層8，在形成了導(dǎo)電性層8得絕緣性襯底11得所述表面一側(cè)，形成具有由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和在該漂移部6a的周圍形成的多晶硅層構(gòu)成的分離部6b的漂移層6。在漂移層6上，形成由成形為所定形狀的金屬薄膜(例如，金薄膜)構(gòu)成的表面電極7。在形成了導(dǎo)電性層8的絕緣性襯底11的所述整個(gè)表面一側(cè)堆積了非摻雜多晶硅層后，通過陽(yáng)極氧化處理使該多晶硅層中與漂移部6a對(duì)應(yīng)的部位多孔化，形成多孔性多晶硅層，例如使用快速加熱法，通過氧化多孔性多晶硅層，形成漂移層6。導(dǎo)電性層8的厚度設(shè)置為200nm，漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm，表面電極7的厚度設(shè)置為15nm。另外，這些數(shù)值分別只是一個(gè)例子，并不局限于此。在實(shí)施例12中，絕緣性襯底11構(gòu)成襯底。
在實(shí)施例12中的電子源10的漂移層6中，在形成漂移部6a時(shí)，把非摻雜多晶硅層從表面向深度方向多孔化，在未到達(dá)導(dǎo)電性層8的途中停止多孔化。因此，由多晶硅層的一部分構(gòu)成的半導(dǎo)體層3存在于漂移部6a和導(dǎo)電性層8之間?？墒?，也可以把非摻雜多晶硅層從表面向深度方向多孔化，直到到達(dá)導(dǎo)電性層8，導(dǎo)電性層8上形成漂移部6a，而不存在半導(dǎo)體層3。
因?yàn)閷?shí)施例12中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程也與電子源10′、電子源10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例12中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例12的電子源10具有以下特征在與漂移部6a和分離部6b的邊界部分重疊的區(qū)域，在導(dǎo)電性層8上形成缺口部8c。即在和漂移部6a的中央部重疊的部分形成導(dǎo)電性層8，在所述邊界部分不形成導(dǎo)電性層8。在圖12的左右方向上，導(dǎo)電性層8的寬度小于漂移部6a的寬度，并且導(dǎo)電性層8的兩端比漂移部6a的兩端更靠?jī)?nèi)側(cè)。
這樣，因?yàn)樵趯?shí)施例12的電子源10中，在與漂移部6a和分離部6b的邊界部分重疊的區(qū)域，在導(dǎo)電性層8上形成缺口部8c，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分。從而能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層8和表面電極7之間局部流過過大的電流。在實(shí)施例12的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
在實(shí)施例12中，導(dǎo)電性層的缺口部8c構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。因此，在實(shí)施例12中，只需變更導(dǎo)電性層8的模式(總之，只需變更用于使導(dǎo)電性層8成形的掩模)，就能防止過剩地放射電子。
實(shí)施例13下面，就本發(fā)明的實(shí)施例13加以說明。實(shí)施例13中電子源10的基本結(jié)構(gòu)與圖48所示的以往的電子源10”幾乎相同。但是，有以下不同之處。
即如圖13所示，設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)由導(dǎo)電性層構(gòu)成的下部電極8；具有與下部電極8分別重疊形成的由多個(gè)氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6；在漂移層6上跨著漂移部6a和分離部6b，在與下部電極8交叉(正交)的方向上排列的多個(gè)表面電極7。下部電極8由鎢薄膜形成。表面電極7由金薄膜構(gòu)成的導(dǎo)電性薄膜形成。下部電極8的膜厚度設(shè)置為200nm，表面電極7的膜厚度設(shè)置為15nm。另外，這些膜厚度并不局限于這些數(shù)值。漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.5μm。另外，漂移層6和漂移部6a的厚度并不局限于這些數(shù)值。在實(shí)施例13中，絕緣性襯底11構(gòu)成襯底。
在實(shí)施例13的電子源10中，與圖48所示的以往的電子源10”同樣，漂移層6的漂移部6a被夾在多個(gè)下部電極8和多個(gè)表面電極7之間。因此，如果適當(dāng)選擇表面電極7和下部電極8的組，并在選擇的組間外加電壓，則在與選擇的表面電極7和下部電極8的交點(diǎn)對(duì)應(yīng)的位置的漂移部6a作用強(qiáng)電場(chǎng)，放射電子?？傊c在表面電極7和下部電極8的格子的晶格點(diǎn)分別配置電子源同樣，通過選擇要外加電壓的表面電極7和下部電極8的組，能從所希望的晶格點(diǎn)放射電子。外加在表面電極7和下部電極8之間的電壓為10～20V左右。各表面電極7為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27。各下部電極8也是薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊28。
因?yàn)閷?shí)施例13中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例13中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例13的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和表面電極7之間存在由氧化硅膜構(gòu)成的絕緣膜16。即漂移部6a在其中央部堆積了表面電極7，在所述邊界附近部分堆積了絕緣膜16。另外，在漂移部6a的表面一側(cè)，跨著相鄰的表面電極7，形成由氧化硅膜構(gòu)成的絕緣膜26。在絕緣膜26中，漂移部6a的長(zhǎng)度方向的兩個(gè)端部分別與各表面電極7的寬度方向的一端部重疊。
在實(shí)施例13中，各絕緣膜16、26由氧化硅膜形成?？墒?，其材料并不局限于氧化硅膜，例如也可以用氮化硅膜形成。
這樣，因?yàn)樵趯?shí)施例13的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和表面電極7之間存在絕緣膜16，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分，從而能防止通過所述邊界附近部分過剩地放射電子。并且，能通過絕緣膜16使相鄰的表面電極7之間絕緣。另外，因?yàn)樵谄撇?a的表面一側(cè)，跨著相鄰的表面電極7，形成由氧化硅膜構(gòu)成的絕緣膜26，所以能防止通過相鄰的表面電極7之間的部位放射電子，并能防止干擾。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例13的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
再者，在實(shí)施例13中，絕緣膜16構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。
實(shí)施例14下面，就本發(fā)明的實(shí)施例14加以說明。實(shí)施例14中電子源10的基本結(jié)構(gòu)與圖48所示的顯示器中使用的電子源10”幾乎相同。但是，有以下不同之處。
即如圖14所示，設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)由導(dǎo)電性層構(gòu)成的下部電極8；具有與下部電極8分別重疊形成的由多個(gè)氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6；在漂移層6上跨著漂移部6a和分離部6b，在與下部電極8交叉(正交)的方向上排列的多個(gè)表面電極7。下部電極8由鎢薄膜形成。表面電極7由金薄膜構(gòu)成的導(dǎo)電性薄膜形成。下部電極8的膜厚度設(shè)置為200nm，表面電極7的膜厚度設(shè)置為15nm。另外，這些膜厚度并不局限于這些數(shù)值。漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm。另外，漂移層6和漂移部6a的厚度并不局限于這些數(shù)值。在實(shí)施例14中，絕緣性襯底11構(gòu)成襯底。
在實(shí)施例14的電子源10中，與圖48所示的以往的電子源10”同樣，漂移層6的漂移部6a被夾在多個(gè)下部電極8和多個(gè)表面電極7之間。因此，如果適當(dāng)選擇表面電極7和下部電極8的組，并在選擇的組間外加電壓，則在與選擇的表面電極7和下部電極8的交點(diǎn)對(duì)應(yīng)的位置的漂移部6a作用強(qiáng)電場(chǎng)，放射電子?？傊c在表面電極7和下部電極8的格子的晶格點(diǎn)分別配置電子源同樣，通過選擇要外加電壓的表面電極7和下部電極8的組，能從所希望的晶格點(diǎn)放射電子。外加在表面電極7和下部電極8之間的電壓為10～20V左右。各表面電極7為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27。各下部電極8也是薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊28。
因?yàn)閷?shí)施例14中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例14中，漂移部6a由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善撇?a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例14的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間，在導(dǎo)電性層8上形成絕緣膜17。即漂移部6a在其中央部堆積在導(dǎo)電性層8上，在所述邊界附近部分形成了絕緣膜17。另外，在漂移部6a的導(dǎo)電性層8一側(cè)，跨著相鄰的表面電極7，形成由氧化硅膜構(gòu)成的絕緣膜37。在絕緣膜37中，漂移部6a的長(zhǎng)度方向的兩個(gè)端部分別與各表面電極7的寬度方向的一端部重疊。
在實(shí)施例14中，各絕緣膜17、37由氧化硅膜形成?？墒?，其材料并不局限于氧化硅膜，例如也可以用氮化硅膜形成。
這樣，因?yàn)樵趯?shí)施例14的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間，在導(dǎo)電性層8上形成絕緣膜17，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分，從而能防止通過所述邊界附近部分過剩地放射電子。并且，在漂移部6a的導(dǎo)電性層8一側(cè)，跨著相鄰的表面電極7，形成由氧化硅膜構(gòu)成的絕緣膜37，所以能防止通過相鄰的表面電極7之間的部位放射電子，并能防止干擾。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例14的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
而且，在實(shí)施例14中，絕緣膜17構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。
實(shí)施例15下面，就本發(fā)明的實(shí)施例15加以說明。實(shí)施例15中電子源10的基本結(jié)構(gòu)與圖48所示的顯示器中使用的電子源10”幾乎相同。但是，有以下不同之處。
即如圖15所示，設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)由導(dǎo)電性層構(gòu)成的下部電極8；在形成了下部電極8的絕緣性襯底11的所述表面一側(cè)形成的漂移層6；在漂移層6上，在與下部電極8交叉(正交)的方向上排列的多個(gè)表面電極7。漂移層6具有表面電極7和下部電極8重疊的區(qū)域中，在表面電極7一側(cè)形成的由氧化的多孔性多晶硅層構(gòu)成的漂移部6a；在表面電極7的長(zhǎng)度方向相鄰的漂移部6a之間形成的由非摻雜多晶硅層構(gòu)成的分離部6b；在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間形成的高電阻的第一半導(dǎo)體層23b；在漂移部6a的中央部分與下部電極8之間形成的低電阻的第二半導(dǎo)體層23a；在下部電極8的長(zhǎng)度方向相鄰的漂移部6a之間形成的分離部6c。
下部電極8由鎢薄膜形成。表面電極7由金薄膜構(gòu)成的導(dǎo)電性薄膜形成。下部電極8的膜厚度設(shè)置為200nm，表面電極7的膜厚度設(shè)置為15nm。另外，這些膜厚度并不局限于這些數(shù)值。漂移層6的厚度設(shè)置為1.5μm，漂移部6a的厚度設(shè)置為1.0μm。另外，漂移層6和漂移部6a的厚度并不局限于這些數(shù)值。絕緣性襯底11構(gòu)成襯底。
在實(shí)施例15的電子源10中，與圖48所示的以往的電子源10”同樣，漂移層6的漂移部6a被夾在多個(gè)下部電極8和多個(gè)表面電極7之間。因此，如果適當(dāng)選擇表面電極7和下部電極8的組，并在選擇的組間外加電壓，則只在與選擇的表面電極7和下部電極8的交點(diǎn)對(duì)應(yīng)的位置的漂移部6a作用強(qiáng)電場(chǎng)，放射電子。總之，與在表面電極7和下部電極8的格子的晶格點(diǎn)分別配置電子源同樣，通過選擇要外加電壓的表面電極7和下部電極8的組，能從所希望的晶格點(diǎn)放射電子。外加在表面電極7和下部電極8之間的電壓為10～20V左右。各表面電極7為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27。各下部電極8也是薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊28。
因?yàn)閷?shí)施例15中的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例15中，漂移部6a由氧化的多孔性多晶硅層形成。可是也可以用氮化的多孔性多晶硅層形成漂移部6a。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移部6a為氮化的多孔性多晶硅層時(shí)，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ?br> 實(shí)施例15的電子源10具有以下特征在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間存在高電阻的第一半導(dǎo)體層23b；在漂移部6a的中央部分與下部電極8之間存在比第一半導(dǎo)體層23b的電阻電阻小很多的第二半導(dǎo)體層23a。
這樣，因?yàn)樵趯?shí)施例15的電子源10中，在漂移部6a的與分離部6b的邊界附近部分和導(dǎo)電性層8之間存在高電阻的第一半導(dǎo)體層23b；在漂移部6a的中央部分與下部電極8之間存在比第一半導(dǎo)體層23b的電阻電阻小很多的第二半導(dǎo)體層23a，所以所述邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小很多。因此，在漂移部6a中漂移的電子的大部分通過漂移部6a的中央部分，從而能防止通過所述邊界附近部分過剩地放射電子。并且，因?yàn)橄噜彽钠撇?a之間通過分離部6b或分離部6c分離，所以能防止通過相鄰的表面電極7之間的部位放射電子，并能防止干擾。并且，因?yàn)樗鲞吔绺浇糠值碾妶?chǎng)強(qiáng)度比中央部分的電場(chǎng)強(qiáng)度小，所以能防止所述邊界附近部分的絕緣擊穿，能防止在導(dǎo)電性層和表面電極7之間局部流過過大的電流。另外，在實(shí)施例15的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
在實(shí)施例15中，第一半導(dǎo)體層23b和第二半導(dǎo)體層23a構(gòu)成漂移部6a的與分離部6b的邊界附近部分的電場(chǎng)強(qiáng)度比漂移部6a的中央部分的電場(chǎng)強(qiáng)度小的電場(chǎng)緩和構(gòu)件。因?yàn)殡妶?chǎng)緩和構(gòu)件由在所述邊界附近部分和導(dǎo)電性層8之間存在的高電阻的第一半導(dǎo)體層23b和在漂移部6a的中央部分與下部電極8之間存在的低電阻的構(gòu)成第二半導(dǎo)體層23a，所以能去掉對(duì)于表面電極7和下部電極8的模式制約。
在實(shí)施例8～15中，用金薄膜作為形成表面電極7的導(dǎo)電性薄膜。可是，表面電極7的材料并不局限于金。如實(shí)施例1所述，可以使用鋁、鉻、鎢、鎳、白金等功函數(shù)小的材料。另外，使用這些材料時(shí)應(yīng)注意的事項(xiàng)和優(yōu)點(diǎn)如實(shí)施例1所述。
另外，在實(shí)施例8～15中，使用鎢薄膜作為下部電極8(導(dǎo)電性層)?？墒?，下部電極8的材料并不局限于鎢。可以使用鋁、鎳、鈷、鉻、鉿、鉬、鈀、白金、銠、鉭、鋯中的任何一種。另外，也可以使用這些金屬的氧化物或由這些金屬中的多種組成的合金膜或這些金屬和硅的合金(例如以鋁為主成分的Ai-Si合金)或硅化物膜。
而且，也可以用在厚度方向?qū)盈B的多層導(dǎo)電性膜構(gòu)成的導(dǎo)電性層構(gòu)成下部電極8。在這種情況下，例如，使用鋁作為最上層的導(dǎo)電性膜，使用電阻比鋁小的銅作為最下層的導(dǎo)電性膜。
實(shí)施例16下面，就本發(fā)明的實(shí)施例16加以說明。
圖16A、16B表示實(shí)施例16中電子源10的主要部分的概要剖視圖。圖17A～17D表示制造該電子源10時(shí)的主要過程中的電子源10以它的制造過程中的中間體的剖視圖。在實(shí)施例16中，使用電阻率與導(dǎo)體的電阻率比較接近的單晶體n型硅襯底1(例如，電阻率大約為0.01Ωcm～0.02Ωcm的(100)襯底)。
在實(shí)施例16中電子源10的基本結(jié)構(gòu)與圖43所示的以往的電子源10′幾乎相同。即如圖16所示，在n型硅襯底1的主表面上，形成由氧化多孔性多晶硅層構(gòu)成的漂移層6。在漂移層6上，形成由氮化硅構(gòu)成的電場(chǎng)緩和層9。在電場(chǎng)緩和層9上形成由導(dǎo)電性薄膜(例如金薄膜)構(gòu)成的表面電極7。在n型硅襯底1的背面，形成歐姆電極2。這樣，在實(shí)施例16中，在n型硅襯底1的主表面上，形成漂移層6?？墒?，在在n型硅襯底1的主表面和漂移層6之間也可以形成非摻雜多晶硅層。
在實(shí)施例16的電子源10中，也能以與圖43和圖44所示的以往的電子源10′同樣的動(dòng)作原理放射電子。即如圖18所示，與以往的場(chǎng)合同樣，在表面電極7和n型硅襯底1之間外加直流電壓Vps的同時(shí)，在集電極12和表面電極7之間外加直流電壓Vc。如果適當(dāng)設(shè)置各直流電壓Vps、Vc，從n型硅襯底1注入的電子在漂移層6中漂移，通過電場(chǎng)緩和層9和表面電極7放射(圖16中的點(diǎn)劃線表示通過表面電極7放射的電子e-的流)。表面電極7采用功函數(shù)小的材料，表面電極7的膜厚度設(shè)置為1～15nm左右。
如圖16B所示，漂移層6與圖45所示的以往的電子源10′同樣，含有由柱狀多晶硅構(gòu)成的晶粒(半導(dǎo)體結(jié)晶)51；在晶粒51的表面上形成的薄的氧化硅膜52；存在于晶粒51之間的納米級(jí)的半導(dǎo)體微晶體即硅微晶體63；在硅微晶體63的表面上形成的具有比該硅微晶體63的結(jié)晶粒子直徑小的膜厚度的絕緣膜的氧化硅膜64。在漂移層6中，把進(jìn)行后面將描述的陽(yáng)極氧化處理前的多晶硅層3(參照?qǐng)D17A～D)中包含的晶粒的表面多孔化，在剩下的晶粒51中維持結(jié)晶狀態(tài)。因此，外加在漂移層6上的電場(chǎng)的大部分集中通過氧化硅膜64，注入的電子e-在晶粒51之間，由通過氧化硅膜64的強(qiáng)電場(chǎng)加速，向圖16B中的上方漂移。到達(dá)漂移層6的表面的電子示熱電子，在電場(chǎng)緩和層9幾乎不散亂，很容易使表面電極7產(chǎn)生隧道效應(yīng)，向真空中放射電子。
在電子源10中，放射電子電流Ie相對(duì)于二極管電流Ips的比率越大(＝Ie/Ips)，電子放射效率越高。在電子源10中，即使外加在表面電極7和歐姆電極2之間的直流電壓Vps是10～20V左右的低壓，也能放射電子。在該電子源10中，電子放射特性的真空依賴性變小。并且，在電子放射時(shí)，不產(chǎn)生間歇現(xiàn)象，能能穩(wěn)定地以高的電子放射效率放射電子。
實(shí)施例16的電子源10有如下特點(diǎn)在漂移層6和表面電極7之間設(shè)置有緩和在外加了直流電壓(驅(qū)動(dòng)電壓)Vps的狀態(tài)下漂移層6的電場(chǎng)強(qiáng)度的電場(chǎng)緩和層9。因?yàn)殡妶?chǎng)緩和層9存在于漂移層6和表面電極7之間，所以用電子難于散亂的材料形成它，使在漂移層6中漂移的電子幾乎不散亂就能到達(dá)表面電極7，并且，它的膜厚度要薄。電場(chǎng)緩和層9的電阻值如果比漂移層6的電阻值小一位以上，緩和漂移層6的電場(chǎng)強(qiáng)度的效果變小。另外，如果比漂移層6的電阻值大，就有必要提高驅(qū)動(dòng)電壓。因此，電場(chǎng)緩和層9的電阻值最好與漂移層6為同一數(shù)量級(jí)的。在實(shí)施例16中，漂移層6的厚度設(shè)置為1.5μm，電場(chǎng)緩和層9的厚度設(shè)置為50nm?？墒?，電場(chǎng)緩和層9的厚度并不局限于50nm，可按漂移層6的電阻值，在10nm～100nm的范圍內(nèi)適當(dāng)設(shè)置。漂移層6的電阻值根據(jù)漂移層6厚度和驅(qū)動(dòng)電壓而不同，在數(shù)十kΩ～數(shù)十MΩ。
在實(shí)施例16的電子源10中，因?yàn)樵谄茖?和表面電極7之間設(shè)置有緩和漂移層6的電場(chǎng)強(qiáng)度的電場(chǎng)緩和層9，所以能使漂移層6的氧化硅膜52、64中容易產(chǎn)生絕緣擊穿的部分的電場(chǎng)強(qiáng)度變小，能防止該部分的絕緣擊穿，能抑制二極管電流Ips和放射電子電流Ie的歷時(shí)變化。因此，能提高電子放射效率等電子放射特性的歷時(shí)穩(wěn)定性，當(dāng)把它用于顯示器等的情況下，能防止畫面的亮度隨時(shí)間變暗。通過設(shè)置電場(chǎng)緩和層9，使外加在漂移層6的電場(chǎng)強(qiáng)度變小。因此，如果外加在表面電極7和導(dǎo)電性襯底即n型硅襯底1(歐姆電極2)之間的驅(qū)動(dòng)電壓(直流電壓Vps)與不設(shè)置電場(chǎng)緩和層9的以往的電子源10’的場(chǎng)合相同，則放射電子電流Ie也不設(shè)置電場(chǎng)緩和層9的場(chǎng)合小。
在實(shí)施例16的電子源10中，電場(chǎng)緩和層9由氮化硅膜形成，因?yàn)榈枘さ碾娮杪矢?，所以能使電?chǎng)緩和層9的膜厚度變薄。并且，氮化硅膜具有良好的透過特性，在漂移層6中漂移的電子很難在電場(chǎng)緩和層9中散亂，所以通過設(shè)置電場(chǎng)緩和層9，能抑制電子放射效率的下降。
在實(shí)施例16中，使用n型硅襯底1作為導(dǎo)電性襯底。在此，在構(gòu)成電子源10的負(fù)極的同時(shí)，在真空中支撐著漂移層6，并且向漂移層6注入電子。因此，導(dǎo)電性襯底并不局限于n型硅襯底，例如也可以使用鉻等金屬襯底。或者，如圖46所示，也可以是在玻璃等的絕緣性襯底11的一個(gè)表面一側(cè)(主表面一側(cè))形成了導(dǎo)電性層8的襯底。當(dāng)使用在玻璃襯底的一個(gè)表面一側(cè)形成了導(dǎo)電性層8的襯底的情況下，與使用半導(dǎo)體襯底的情況相比，能使電子源大面積化，并降低成本。
在實(shí)施例16中，用金薄膜作為形成表面電極7的導(dǎo)電性薄膜?？墒?，表面電極7的材料并不局限于金。如實(shí)施例1所述，可以使用鋁、鉻、鎢、鎳、白金等功函數(shù)小的材料。另外，使用這些材料時(shí)應(yīng)注意的事項(xiàng)和優(yōu)點(diǎn)如實(shí)施例1所述。
在實(shí)施例16中，漂移層6由氧化的多孔性多晶硅層形成?？墒且部梢杂玫亩嗫仔远嗑Ч鑼有纬善茖?。另外，也可以用對(duì)多孔性多晶硅層以外的多孔性半導(dǎo)體層進(jìn)行氧化或氮化后的材料形成。當(dāng)漂移層6為氮化的多孔性多晶硅層時(shí)，圖16B中的各氧化硅膜52、64都變?yōu)榈枘?。另外，在?shí)施例16中，電場(chǎng)緩和層9由氮化硅膜形成?？墒牵部梢杂秒娮由y小、電阻率高的氧化硅膜或無定形硅、無定形炭化硅、金屬的氧化膜或氮化膜等。
下面，參照?qǐng)D17A～17D，說明圖16A、16B所示電子源10的制造方法。
首先，在n型硅襯底1的背面形成歐姆電極2。接著，在n型硅襯底1的主表面上通過例如LPCVD法形成(成膜)所定膜厚度(例如，1.5μm)的非摻雜多晶硅層(多晶硅薄膜)3，得到具有圖17A所示結(jié)構(gòu)的中間體。
接著，使用加入了由55wt％的氟化氫水溶液和乙醇按大約1∶1的比例混合的混合液構(gòu)成的電解液的陽(yáng)極氧化處理槽，以白金電極(圖中未顯示)為負(fù)極，n型硅襯底1(歐姆電極2)為正極，邊用光照射多晶硅層3，邊以所定的條件進(jìn)行陽(yáng)極氧化處理。由此，形成多孔性多晶硅層4，得到具有圖17B所示結(jié)構(gòu)的中間體。該陽(yáng)極氧化處理的條件如下。即讓多晶硅層3的表面接觸電解液，使電流恒定為30mA/cm2，電流的通電時(shí)間為10秒。另外，作為向多晶硅層3照射的光源，使用500W的鎢燈。在實(shí)施例16中，把多晶硅層3在深度方向上進(jìn)行多孔化，直到到達(dá)n型硅襯底1的深度?？墒?，也可以把多孔化進(jìn)行到深度方向的途中。在這種情況下，在n型硅襯底1和多孔性多晶硅層4之間剩下多晶硅層3的一部分。
在陽(yáng)極氧化處理結(jié)束后，使用基于快速加熱法的快速熱氧化技術(shù)對(duì)多孔性多晶硅層4進(jìn)行快速熱氧化。由此，形成由氧化的多孔性多晶硅層構(gòu)成的漂移層6。之后，在漂移層6上，通過濺射法形成所定膜厚度(例如50nm)的電場(chǎng)緩和層9，得到具有圖17C所示結(jié)構(gòu)的中間體。使用燈退火裝置進(jìn)行快速熱氧化。氧氣的流量在標(biāo)準(zhǔn)狀態(tài)下設(shè)置為0.3L/min(300sccm)，氧化溫度設(shè)置為900℃，氧化時(shí)間設(shè)置為1個(gè)小時(shí)。在實(shí)施例16中，因?yàn)橥ㄟ^快速熱氧化進(jìn)行多孔性多晶硅層4的氧化，所以在數(shù)秒中就能升到氧化溫度，從而能抑制通常的爐心管型的氧化裝置中成為問題的入爐時(shí)的卷入氧化。
基于濺射法的電場(chǎng)緩和層9的形成按如下步驟進(jìn)行。即使用氮化硅作為目標(biāo)，通過排氣使罐內(nèi)氣壓達(dá)到1×10-4pa以下。然后把Ar氣在標(biāo)準(zhǔn)狀態(tài)下，以0.03L/min(30sccm)的流量導(dǎo)入罐內(nèi)，把罐內(nèi)的壓力調(diào)整到5×10-1Pa。之后，向罐內(nèi)配置的電極間供給1W/cm2的高頻電流，形成氮化硅膜。
形成了電場(chǎng)緩和層9后，在電場(chǎng)緩和層9上通過例如蒸鍍形成成為表面電極7的金薄膜，得到具有圖17D所示結(jié)構(gòu)的中間體。
如果采用該制造方法，只需在以往的電子源10′的制造方法中追加在漂移層6上層疊電場(chǎng)緩和層9的過程，就能制造具有良好的歷時(shí)穩(wěn)定性的電子源10。
用該制造方法制造的電子源10，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能穩(wěn)定地放射電子。另外，因?yàn)?，除了使用單晶體硅襯底等半導(dǎo)體襯底作為導(dǎo)電性襯底，還可以使用在玻璃襯底等上形成了導(dǎo)電性層(例如，ITO膜)的襯底，所以與Spindt型電極相比，能實(shí)現(xiàn)電子源的大面積化和低成本化。
多晶硅層3的成膜在導(dǎo)電性襯底為半導(dǎo)體襯底的情況下，不使用LPCVD法，而是用濺射法進(jìn)行。或通過等離子CVD法形成無定形硅后，通過退火處理使其結(jié)晶，形成膜。當(dāng)導(dǎo)電性襯底為在玻璃襯底上形成了導(dǎo)電性層的襯底的情況下，通過CVD法在導(dǎo)電性層上形成無定形硅后，通過退火處理，形成多晶硅層3。在導(dǎo)電性層上形成多晶硅層3的方法并不局限于CVD法。例如，也可以用CGS(連續(xù)晶粒硅)法或催化劑CVD法。
作為多孔性多晶硅層4的氧化方法，除了熱氧化法，還能使用用了酸(例如，稀硝酸、稀硫酸、王水等)的電化學(xué)氧化。在通過酸進(jìn)行電化學(xué)氧化前，在極表面產(chǎn)生氧化程度的時(shí)間中，通過把多孔性多晶硅層4浸入氧化性溶液(例如，硝酸、硫酸、鹽酸、過氧化氫水等)，把與硅原子作用的氫原子置換為氧原子。另外，也可以在至少含有氧和臭氧中的一方的氣體中，照射紫外線，進(jìn)行氧化。也可以在至少含有氧和臭氧中的一方的氣體中，通過暴露在等離子體中進(jìn)行氧化。也可以在至少含有氧和臭氧中的一方的氣體中，通過加熱(在100℃～600℃的溫度范圍內(nèi)適當(dāng)設(shè)置加熱溫度)，進(jìn)行氧化。也可以通過在照射紫外線的同時(shí)，進(jìn)行加熱(在100℃～600℃的溫度范圍內(nèi)適當(dāng)設(shè)置加熱溫度)，進(jìn)行氧化。也可以通過在至少含有氧和臭氧中的一方的氣體中，照射紫外線的同時(shí)，進(jìn)行加熱(在100℃～600℃的溫度范圍內(nèi)適當(dāng)設(shè)置加熱溫度)，進(jìn)行氧化。另外，也可以把這些方法組合起來。通過采用熱氧化法以外的方法，能在較低的溫度下，氧化多孔性多晶硅層4。因此，雜質(zhì)向圖16B中的氧化硅膜52、64的擴(kuò)散量減少，從而提高了絕緣耐壓。也可以不氧化多孔性多晶硅層4，而是進(jìn)行氮化。
電場(chǎng)緩和層9的形成方法并不局限于濺射法，也可以用蒸鍍法或離子注入法。表面電極7的形成方法并不局限于蒸鍍法，也可以使用例如濺射法。
下面，參照?qǐng)D19，就使用了實(shí)施例16中的電子源10的顯示器加以說明。
如圖19所示，該顯示器設(shè)置有與電子源10的表面電極7相對(duì)的玻璃襯底33。在玻璃襯底33的與電場(chǎng)放射型電子源10相對(duì)的面上，把集電極31配置為條紋狀。另外，基于由表面電極7放射的電子束而發(fā)光的熒光體層32被設(shè)置為覆蓋了集電極31。表面電極7形成條紋狀。電場(chǎng)放射型電子源和玻璃襯底33之間的空間為真空狀態(tài)。
在該顯示器中，電極7形成條紋狀，集電極31形成與表面電極7正交的條紋狀。因此，如果適當(dāng)選擇集電極31和表面電極7，外加電壓(電場(chǎng))，能只從外加了電壓的表面電極7放射電子。與放射了該電子的表面電極7相對(duì)的集電極31只對(duì)從外加了電壓的區(qū)域放射的電子加速，放射的電子使覆蓋了該集電極31的熒光體層32發(fā)光。
總之，在圖19所示的顯示器中，通過在特定的表面電極7和特定的集電極31外加電壓，能使熒光體層32中與外加了電壓的兩個(gè)電極7、31的交叉區(qū)域?qū)?yīng)的部分發(fā)光。通過適當(dāng)切換要外加電壓的表面電極7和集電極31，就能顯示圖像和文字等。在該顯示器中，為了用從電子源10放射的電子使熒光體層32發(fā)光，有必要在集電極31外加高壓。這時(shí)，可在集電極31上外加數(shù)百V至數(shù)kV的高壓。
實(shí)施例17下面，就實(shí)施例17加以說明。
如圖20所示，實(shí)施例17中電子源10的基本結(jié)構(gòu)幾乎與實(shí)施例16中電子源10相同，但是，它具有如下特點(diǎn)電場(chǎng)緩和層9由在漂移層6上形成的氮化硅膜9a和在氮化硅膜9a上形成的氧化硅膜9b構(gòu)成。在實(shí)施例17中，電場(chǎng)緩和層9由含有氮化硅膜9a的多層膜構(gòu)成，表面電極7層疊在氧化硅膜9b上。氮化硅膜9a和氧化硅膜9b都由濺射法形成。
這樣，在實(shí)施例17中，基本上能取得與實(shí)施例16中同樣的效果。但是，在實(shí)施例17中，因?yàn)榈枘?a和氧化硅膜9b的各電阻率高，所以能使電場(chǎng)緩和層9的膜厚度變薄。并且，因?yàn)樵谄茖?中漂移的電子很難在氮化硅膜9a中散亂，所以通過設(shè)置電場(chǎng)緩和層9，能抑制電子放射效率的下降。并且，在實(shí)施例17中，因?yàn)槭窃谘趸枘?b上形成表面電極7，所以與實(shí)施例16中在由氮化硅膜構(gòu)成的電場(chǎng)緩和層9上形成表面電極7的情況相比，容易產(chǎn)生向表面電極7的電子移動(dòng)，從而能提高電子放射效率。
在此，把氮化硅膜9a的膜厚度設(shè)置為40nm，氧化硅膜9b的膜厚度設(shè)置為10nm?？墒?，這些膜厚度并不局限于這些數(shù)值，可以根據(jù)漂移層6的厚度和電阻值適當(dāng)?shù)卦O(shè)置。但是，氮化硅膜9a比氧化硅膜9b更不容易產(chǎn)生電子散亂，因此，最好把氮化硅膜9a的膜厚度設(shè)置為比氧化硅膜9b的厚。
實(shí)施例18下面，就實(shí)施例18加以說明。
如圖21所示，實(shí)施例18中電子源10的基本結(jié)構(gòu)幾乎與實(shí)施例16中電子源10相同，但是，它具有如下特點(diǎn)電場(chǎng)緩和層9由在漂移層6上形成的第一氧化硅膜9c、在第一氧化硅膜9c上形成的氮化硅膜9a和在氮化硅膜9a上形成的第二氧化硅膜9b構(gòu)成。在實(shí)施例18中，電場(chǎng)緩和層9由含有氮化硅膜9a的多層膜構(gòu)成，表面電極7層疊在第二氧化硅膜9b上。氮化硅膜9a和各氧化硅膜9c、9b都由濺射法形成。
這樣，在實(shí)施例18中，基本上能取得與實(shí)施例16中同樣的效果。但是，在實(shí)施例18中，因?yàn)榈枘?a和各氧化硅膜9c、9b的各電阻率高，所以能使電場(chǎng)緩和層9的膜厚度變薄。并且，因?yàn)樵谄茖?中漂移的電子很難在氮化硅膜9a中散亂，所以通過設(shè)置電場(chǎng)緩和層9，能抑制電子放射效率的下降。并且，在實(shí)施例18中，因?yàn)槭窃诘诙趸枘?b上形成表面電極7，所以與實(shí)施例16中在由氮化硅膜構(gòu)成的電場(chǎng)緩和層9上形成表面電極7的情況相比，容易產(chǎn)生向表面電極7的電子移動(dòng)，從而能提高電子放射效率。
在此，把第一氧化硅膜9c的膜厚度設(shè)置為10nm，氮化硅膜9a的膜厚度設(shè)置為40nm，第二氧化硅膜9b的膜厚度設(shè)置為10nm?？墒?，這些膜厚度并不局限于這些數(shù)值，可以根據(jù)漂移層6的厚度和電阻值適當(dāng)?shù)卦O(shè)置。但是，氮化硅膜9a比各氧化硅膜9c、9b更不容易產(chǎn)生電子散亂，因此，最好把氮化硅膜9a的膜厚度設(shè)置為比各氧化硅膜9c、9b的膜厚度厚。
實(shí)施例19下面，就實(shí)施例19加以說明。實(shí)施例19中電子源10的基本結(jié)構(gòu)幾乎與實(shí)施例16中電子源10相同，但是，它具有如下特點(diǎn)在圖16A、16B所示的實(shí)施例16的電子源10中的電場(chǎng)緩和層9由氧化鉻膜形成。因?yàn)檠趸t膜是至少在表面電極7不剝離的程度下與表面電極7具有高粘附性的材料，所以能抑制電場(chǎng)緩和層9從表面電極7剝離所導(dǎo)致的歷時(shí)老化和電子放射特性的歷時(shí)變化。氧化鉻膜具有良好的電子透過特性，所以能通過設(shè)置電場(chǎng)緩和層9抑制電子放射效率的下降。并且，在實(shí)施例19的電子源10中，也能取得與實(shí)施例16相同的效果。
下面，參照?qǐng)D22A～22D，實(shí)施例19中的電子源10的制造方法。但是，該制造方法與實(shí)施例16中電子源10的制造方法幾乎相同。在此，為了避免重復(fù)說明，對(duì)于與實(shí)施例16共同的方面，省略了說明。
在實(shí)施例19中，在導(dǎo)電性襯底即n型硅襯底1的背面形成歐姆電極2后，在n型硅襯底1的表面上通過例如LPCVD法形成非摻雜多晶硅層3，得到具有圖22A所示結(jié)構(gòu)的中間體。接著，通過陽(yáng)極氧化處理，把多晶硅層3多孔化，形成多孔性多晶硅層4，得到具有圖22B所示結(jié)構(gòu)的中間體。
而且，把多孔性多晶硅層4熱氧化，形成由氧化的多孔性多晶硅層構(gòu)成的漂移層6。接著，在漂移層6上通過電子束蒸鍍法形成由鉻膜構(gòu)成的被氧化層19。接著，在被氧化層19上形成由金薄膜構(gòu)成的表面電極7，得到具有圖22C所示結(jié)構(gòu)的中間體。在實(shí)施例19中，把被氧化層19的膜厚度設(shè)置為20nm，表面電極7的膜厚度設(shè)置為15nm。可是，這些膜厚度并不局限于這些數(shù)值。
在形成了表面電極7后，通過氧化處理氧化被氧化層19，形成由氧化鉻膜構(gòu)成的電場(chǎng)緩和層9，得到具有圖22D所示結(jié)構(gòu)的中間體。例如，可以把在臭氧產(chǎn)生器中產(chǎn)生的臭氧導(dǎo)入到用于氧化處理的罐內(nèi)進(jìn)行氧化處理。在實(shí)施例19中，在標(biāo)準(zhǔn)狀態(tài)下，把流量為5L/min的氧氣導(dǎo)入到臭氧產(chǎn)生器中，在臭氧產(chǎn)生器內(nèi)通過放電產(chǎn)生濃度約為5％的臭氧，把該臭氧導(dǎo)入到用于氧化處理的罐內(nèi)。在該氧化處理中，把導(dǎo)電性襯底即n型硅襯底1加熱到150℃。在實(shí)施例19中，氧化鉻膜構(gòu)成氧化層。
該制造方法具有以下過程在導(dǎo)電性襯底即n型硅襯底1的主表面一側(cè)形成的漂移層6上形成電場(chǎng)緩和層9的構(gòu)成元素中不含氧的構(gòu)成元素即鉻膜構(gòu)成的被氧化層19的過程；在被氧化層19上形成表面電極7的過程；形成表面電極7后，通過氧化處理氧化被氧化層19，形成電場(chǎng)緩和層9。因此，能提供具有良好歷時(shí)穩(wěn)定性的電子源10。另外，在形成了表面電極7后，因?yàn)橥ㄟ^氧化處理氧化被氧化層19，形成電場(chǎng)緩和層9，所以能防止電場(chǎng)緩和層9在氧化處理時(shí)被污染或受到損傷。并且，在用臭氧氧化被氧化層19的該氧化處理中，通過在表面電極7中擴(kuò)散的臭氧，使被氧化層19氧化，與熱氧化處理相比，能在低溫下氧化被氧化層19。因此，能防止表面電極7的構(gòu)成元素即金的凝集導(dǎo)致的斷線或剝離等損害的產(chǎn)生。
在實(shí)施例19中，在氧化處理中，是通過臭氧來氧化被氧化層19，但是，也可以通過氧等離子體來氧化被氧化層19。在這種情況下，與熱氧化處理相比，也能在低溫下氧化被氧化層19，并能防止由于表面電極7的構(gòu)成元素凝集所導(dǎo)致的斷線或剝離等損害的產(chǎn)生。
實(shí)施例20下面，就本發(fā)明的實(shí)施例20加以說明。
如圖23所示，實(shí)施例20的電子源10的基本結(jié)構(gòu)與圖54所示的以往的電子源10″幾乎相同。即設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)導(dǎo)電性層(例如，鉻等金屬膜或ITO膜等)構(gòu)成的布線8a(下部電極8)；具有與布線8a重疊形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由多晶硅層構(gòu)成的分離部6b的漂移層6；隔著各漂移部6a分別和布線8a相對(duì)的多個(gè)表面電極7；共同連接了在漂移層6上與布線8a交叉的方向上排列的多個(gè)表面電極7的各列的總線電極25?？偩€電極25跨著漂移部6a和分離部6b，排列在與布線8a交叉的方向上。表面電極7采用功函數(shù)小的材料(例如，金)，表面電極7的膜厚度設(shè)置為10～15nm?？偩€電極25采用電阻低且容易加工的材料(例如，鋁或銅等)。因?yàn)闆]必要使總線電極25產(chǎn)生隧道效應(yīng)，所以與表面電極7相比，能使膜厚度變厚，能實(shí)現(xiàn)低電阻化。在實(shí)施例20中，絕緣性襯底11構(gòu)成襯底。
如圖23和圖24所示，實(shí)施例20的電子源10具有以下特征在表面電極7和總線電極25之間，存在使表面電極7和總線電極25之間的電路通路變窄(使電流的通斷面積變窄)的由導(dǎo)電性材料構(gòu)成的寬度狹窄部18a。
如圖25所示，當(dāng)流過過電流時(shí)，寬度狹窄部18a斷線。即，在寬度狹窄部18a中，使容量小到當(dāng)流過過電流時(shí)就能斷線的程度。在該電子源中，各表面電極7被與同一墊28相連的兩個(gè)總線電極25夾著。而且，在表面電極7和其兩側(cè)的總線電極25，25之間分別設(shè)有狹窄部18a。狹窄部18a構(gòu)成介于表面電極7和總線電極25之間，并限制流過表面電極7的電流的過電流保護(hù)元件。
在實(shí)施例20的電子源10中，與如圖54所述的以往的電子源10′相同，漂移層6的漂移部6a被挾在多條配線8與多個(gè)表面電極7之間。因此，通過適當(dāng)選擇總線電極25和布線8a的組，如果在選擇的組問外加電壓，就能只在接近選擇的總線電極25中與布線8a的交點(diǎn)對(duì)應(yīng)的部位的表面電極7下的漂移部6a作用強(qiáng)電場(chǎng)，并放射電子?？傊?，通過選擇要外加電壓的總線電極25和布線8a的組，能從所希望的晶格點(diǎn)放射電子。在總線電極25和布線8a之間外加的電壓為10V～20V左右。布線8a為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27?？偩€電極25在其長(zhǎng)度方向的兩個(gè)端部分別與墊28連接。
因?yàn)閷?shí)施例20的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例20的電子源10中，因?yàn)樵诒砻骐姌O7和總線電極25之間，存在寬度狹窄部18a，所以如果過電流流過特定的表面電極7，存在于該表面電極7和總線電極25之間的寬度狹窄部18a斷線。因此，能防止過電流持續(xù)流過特定的表面電極7，防止發(fā)熱導(dǎo)致的劣化范圍擴(kuò)大，從而能提高可靠性。因?yàn)樵诒砻骐姌O7和總線電極25之間，存在限制過電流流向表面電極7的的過電流保護(hù)元件，所以能限制表面電極7和總線電極25之間流過過電流。因此，能限制過電流流過表面電極7、漂移部6a、布線8a，從而能抑制其溫度的升高。能防止劣化范圍的擴(kuò)大，從而能提高可靠性。換言之，能只使與顯示器的各象素分別對(duì)應(yīng)的各表面電極7中，過電流流過的表面電極7和總線電極25之間的寬度狹窄部18a斷線。因此，能抑制對(duì)其他象素所對(duì)應(yīng)的表面電極7的影響，從而能提高作為顯示器中使用的電子源的可靠性。在實(shí)施例20的電子源10中，因?yàn)橄噜彽钠撇?a之間通過分離部6b絕緣，所以能防止通過相鄰的漂移部6a之間的部為放射電子即所謂的干擾的產(chǎn)生。另外，在實(shí)施例20的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
實(shí)施例21下面，就本發(fā)明的實(shí)施例21加以說明。
如圖26和圖27所示，實(shí)施例21的電子源10的基本結(jié)構(gòu)與實(shí)施例20的電子源10幾乎相同，但是不同之處在于在表面電極7和總線電極25之間存在高電阻層18b。高電阻層18b存在于表面電極7和總線電極25之間，構(gòu)成限制流向表面電極7的電流的過電流保護(hù)元件。因?yàn)樵谄渌矫?，與實(shí)施例20相同，所以省略了說明。
這樣，在實(shí)施例21的電子源10中，與表面電極7和總線電極25直接相連的圖54所時(shí)的以往的電子源10″相比，能防止過電流流過表面電極7，從而能提高可靠性。
實(shí)施例22下面，就本發(fā)明的實(shí)施例22加以說明。
如圖28至圖30所示，實(shí)施例22的電子源10的基本結(jié)構(gòu)與實(shí)施例20的電子源10幾乎相同，但是不同之處在于在表面電極7和總線電極25之間存在電阻溫度系數(shù)為正的熱敏電阻層18c。
如圖31所示，熱敏電阻層18c隨著溫度上升電阻值變大。作為熱敏電阻層18c的材料，能使用例如PTC熱敏電阻等中使用的BaTiO3類的材料。熱敏電阻層18c存在于表面電極7和總線電極25之間，構(gòu)成限制流向表面電極7的電流的過電流保護(hù)元件。因?yàn)樵谄渌矫?，與實(shí)施例20相同，所以省略了說明。
這樣，在實(shí)施例22的電子源10中，如果過電流流過特定的表面電極7，溫度就升高，存在于表面電極7和總線電極25之間的熱敏電阻層18c的電阻升高。由此，能限制流過表面電極7的電流，因此，與圖54所示的以往的電子源10″相比，能防止過大的電流流過表面電極7。因此，能防止發(fā)熱導(dǎo)致的劣化范圍擴(kuò)大，從而能提高可靠性。
實(shí)施例23下面，就本發(fā)明的實(shí)施例23加以說明。
如圖32所示，實(shí)施例23的電子源10的基本結(jié)構(gòu)與圖54所示的以往的電子源10″幾乎相同。即設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)導(dǎo)電性層(例如，鉻膜等金屬膜或ITO膜等)構(gòu)成的布線8a(下部電極8)；具有與布線8a重疊形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由非摻雜多晶硅層構(gòu)成的分離部6b的漂移層6；隔著各漂移部6a分別和布線8a相對(duì)的多個(gè)表面電極7；共同連接了在漂移層6上與布線8a交叉的方向上排列的多個(gè)表面電極7的各列的總線電極25。總線電極25跨著漂移部6a和分離部6b，排列在與布線8a交叉的方向上。表面電極7采用功函數(shù)小的材料(例如，金)，表面電極7的膜厚度設(shè)置為10～15nm?？偩€電極25采用電阻低且容易加工的材料(例如，鋁或銅等)。在實(shí)施例23中，絕緣性襯底11構(gòu)成襯底。
如圖32～34所示，該電子源10具有以下特征漂移部6a為長(zhǎng)方體，設(shè)置有覆蓋該漂移部6a的沿著總線電極25的長(zhǎng)度方向的邊6c(與總線電極25平行的邊6c)的鄰域的金屬層18。
在實(shí)施例23中，如果金屬層18的厚度設(shè)置為比在漂移部6a中漂移的電子的平均自由行程大，防止電子通過。作為金屬層18的材料，例如能使用金。如果使用金，能實(shí)現(xiàn)金屬層18的低電阻性，并且能實(shí)現(xiàn)與表面電極7和總線電極25的良好的粘附性。金屬層18構(gòu)成在強(qiáng)電場(chǎng)的漂移層6上抑制從漂移部6a的周邊放射電子的電子放射抑制部。在此，使用金作為金屬層18的材料，但是金屬層18的材料并不局限于金。
在實(shí)施例23的電子源10中，與圖54所示以往的電子源10″同樣，漂移層6夾在多個(gè)布線8a和多個(gè)表面電極7之間，所以通過適當(dāng)選擇總線電極25和布線8a的組，在選擇的組間外加電壓，能只在接近選擇的總線電極25中與布線8a的交點(diǎn)對(duì)應(yīng)的部位的表面電極7下的漂移部6a作用強(qiáng)電場(chǎng)，放射電子?？傊?，通過選擇要外加電壓的總線電極25和布線8a的組，能從所希望的晶格點(diǎn)放射電子。在總線電極25和布線8a之間外加的電壓為10V～20V左右。布線8a為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27?？偩€電極25在其長(zhǎng)度方向的兩個(gè)端部分別與墊28連接。
因?yàn)閷?shí)施例23的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
在實(shí)施例23的電子源10中，因?yàn)樵O(shè)置有覆蓋漂移部6a的沿著總線電極25的長(zhǎng)度方向的邊6c鄰域的金屬層18，所以通過使金屬層18的厚度大于電子的平均自由行程，能防止在漂移部6a的周邊通過金屬層18下的部位放射電子。因此，能防止當(dāng)應(yīng)用于顯示器時(shí)產(chǎn)生污點(diǎn)，從而能實(shí)現(xiàn)高清晰度的顯示器。另外，因?yàn)橄噜彽钠撇?a之間通過分離部6b絕緣，所以能防止通過相鄰的漂移部6a之間的部為放射電子即所謂的干擾的產(chǎn)生。在實(shí)施例23的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
實(shí)施例24下面，就本發(fā)明的實(shí)施例24加以說明。
如圖35和圖36所示，實(shí)施例24的電子源10的基本結(jié)構(gòu)與實(shí)施例23的電子源10幾乎相同，但不同之處在于金屬層18覆蓋了整個(gè)漂移部6a的周圍。即在實(shí)施例24中，金屬層18形成覆蓋了漂移部6a的與總線電極25平行的邊6c、6c以及與總線電極25正交的邊6d、6d的整個(gè)鄰域的矩形框狀。金屬層18構(gòu)成了在抑制了漂移層6上從漂移部6a的周邊放射電子的電子放射抑制部。因?yàn)樵谄渌矫?，與實(shí)施例23相同，所以省略了說明。
這樣，在實(shí)施例24的電子源10中，通過使金屬層18的厚度大于電子的平均自由行程，能防止在漂移部6a的周邊通過金屬層18下的部位放射電子。因此，能防止當(dāng)應(yīng)用于顯示器時(shí)產(chǎn)生污點(diǎn)，從而能實(shí)現(xiàn)高清晰度的顯示器。在實(shí)施例24的電子源10中，因?yàn)樵谄撇?a的整個(gè)周圍能防止電子放射，所以與實(shí)施例23相比，能實(shí)現(xiàn)更高清晰度的顯示器。在使用了實(shí)施例23的電子源10的顯示器中，如果提高高清晰度，縮小象素的尺寸，就無法忽視從布線8a的排列方向的漂移部6a的兩個(gè)端部放射的電子的影響所產(chǎn)生污點(diǎn)?？墒牵谑褂昧藢?shí)施例24的電子源10的顯示器中，因?yàn)榻饘賹痈采w了漂移部6a沿著布線8a的長(zhǎng)度方向的邊6d的鄰域，所以能防止從布線8a的排列方向的漂移部6a的兩個(gè)端部放射的電子，與實(shí)施例23相比，能實(shí)現(xiàn)更高清晰度的顯示器。
實(shí)施例25下面，就本發(fā)明的實(shí)施例25加以說明。
如圖37和圖38所示，實(shí)施例25的電子源10的基本結(jié)構(gòu)與實(shí)施例23的電子源10幾乎相同，不同之處在于總線電極25的一部分，與漂移部6a的沿著總線電極25的長(zhǎng)度方向的邊6c以及表面電極7的端部重疊。在實(shí)施例25中，未設(shè)置實(shí)施例23中的金屬層18(參照?qǐng)D32)，由總線電極25的一部分構(gòu)成實(shí)施例23中的電子放射抑制部。因?yàn)椋偩€電極25沒必要對(duì)電子產(chǎn)生隧道效應(yīng)，所以能設(shè)置為比在漂移部6a中漂移的電子的平均自由行程大的厚度。因?yàn)樵谄渌矫?，與實(shí)施例23相同，所以省略了說明。
這樣，在實(shí)施例25的電子源10中，因?yàn)殡娮臃派湟种撇坑煽偩€電極25的一部分構(gòu)成，所以通過使總線電極25的厚度大于電子的平均自由行程，能防止在漂移部6a的周邊通過總線電極25放射電子。因此，能防止當(dāng)應(yīng)用于顯示器時(shí)產(chǎn)生污點(diǎn)，從而能實(shí)現(xiàn)高清晰度的顯示器。在實(shí)施例25的電子源10中，與設(shè)置有金屬層18的實(shí)施例23或?qū)嵤├?4相比，不再需要重復(fù)的金屬層18。因此，能使表面電極7的電子放射面積不變，卻能減小表面電極7的尺寸，從而能實(shí)現(xiàn)象素尺寸的小型化。
實(shí)施例26下面，就本發(fā)明的實(shí)施例26加以說明。
如圖39所示，實(shí)施例26的電子源10設(shè)置有由玻璃襯底構(gòu)成的絕緣性襯底11；在絕緣性襯底11的一個(gè)表面上排列的多個(gè)導(dǎo)電性層(例如，鉻膜等金屬膜或ITO膜等)構(gòu)成的布線8a(下部電極8)；具有與布線8a重疊形成的多個(gè)由氧化的多孔性多晶硅層構(gòu)成的漂移部6a和嵌在該漂移部6a之間的由非摻雜多晶硅層構(gòu)成的分離部6b的漂移層6；隔著各漂移部6a分別和布線8a相對(duì)，在與布線8a交叉的方向以及布線8a的延長(zhǎng)方向上排列的多個(gè)表面電極7；共同連接了在漂移層6上與布線8a交叉的方向上排列的多個(gè)表面電極7的各列的總線電極25?？偩€電極25跨著漂移部6a和分離部6b，排列在與布線8a交叉的方向上。布線8a為薄長(zhǎng)方形，在其長(zhǎng)度方向的兩個(gè)端部上分別形成墊27?？偩€電極25在其長(zhǎng)度方向的兩個(gè)端部分別與墊28連接。
表面電極7由功函數(shù)小的材料(例如，金)形成，表面電極7的膜厚度設(shè)置為10～15nm?？偩€電極25由電阻低且容易加工的材料(例如，鋁或銅等)形成。因?yàn)榭偩€電極25沒必要使電子產(chǎn)生隧道效應(yīng)，所以能設(shè)置為比表面電極7厚的膜厚度，從而能實(shí)現(xiàn)低電阻化。絕緣性襯底11構(gòu)成襯底。
在實(shí)施利26的電子源10中，因?yàn)槠茖?的漂移部6a夾在多個(gè)布線8a和多個(gè)表面電極7之間，所以通過適當(dāng)選擇總線電極25和布線8a的組，在選擇的組間外加電壓，能只在接近選擇的總線電極25中與布線8a的交點(diǎn)對(duì)應(yīng)的部位的表面電極7下的漂移部6a作用強(qiáng)電場(chǎng)，放射電子?？傊?，通過選擇要外加電壓的總線電極25和布線8a的組，能從所希望的晶格點(diǎn)放射電子。在總線電極25和布線8a之間外加的電壓為10V～20V左右。
因?yàn)閷?shí)施例26的電子源10的基本動(dòng)作與圖46和圖47所示的以往的電子源10″的場(chǎng)合幾乎相同，所以省略了對(duì)它的詳細(xì)說明。另外，因?yàn)殡娮釉?0的電子放射過程以及漂移層6(漂移部6a)的微結(jié)構(gòu)也與以往的電子源10′、10″的場(chǎng)合幾乎相同(參照?qǐng)D45)，所以省略了對(duì)它的詳細(xì)說明。
可是，在圖54所示的以往的電子源10″中，在布線8a的延長(zhǎng)方向上排列了漂移部6a，在相鄰的漂移部6a之間存在分離部6b。對(duì)此，在實(shí)施例26的電子源10中，其特征在于在布線8a的延長(zhǎng)方向上連續(xù)形成漂移部6a。即在實(shí)施例26中，與布線8a重疊形成的漂移部6a在布線8a的延長(zhǎng)方向延長(zhǎng)，與布線8a正交的方向上，相鄰的布線8a以及相鄰的漂移部6a由分離部6b分開。
在實(shí)施例26中，因?yàn)樵诓季€8a的延長(zhǎng)方向上連續(xù)形成漂移部6a，所以與圖54所示的以往的電子源10″中，在布線8a的延長(zhǎng)方向上，交錯(cuò)形成漂移部6a和分離部6b的情況相比，能使在布線8a的延長(zhǎng)方向上排列的相鄰的表面電極7之間的間隔縮短。因此，與把所述以往的電子源10″作為顯示器的電源應(yīng)用的情況相比，能縮短陰極射線管熒光屏一側(cè)的象素間隔，從而能作為高清晰度顯示器的電源使用。另外，在實(shí)施例26的電子源10中，與圖43所示的以往的電子源10′同樣，電子放射特性的真空度依賴性減小了。并且，在放射電子時(shí)不產(chǎn)生間歇現(xiàn)象，能以高的電子放射效率穩(wěn)定地放射電子。
實(shí)施例27下面，就本發(fā)明的實(shí)施例27加以說明。
如圖41所示，實(shí)施例27的電子源10的基本結(jié)構(gòu)與實(shí)施例26的電子源10幾乎相同，不同之處在于各表面電極7被連在同一墊28上的兩個(gè)總線電極25夾著。即在實(shí)施例27中，各表面電極7在布線8a的延長(zhǎng)方向(圖42的左右方向)的兩側(cè)，分別與總線電極25連接。總線電極25的厚度設(shè)置為大于電子的平均自由行程。因?yàn)樵谄渌矫?，與實(shí)施例26相同，所以省略了說明。
在實(shí)施例27中，與實(shí)施例26同樣，在布線8a的延長(zhǎng)方向上連續(xù)形成漂移部6a。因此，與圖54所示的以往的電子源10″中，在布線8a的延長(zhǎng)方向上，交錯(cuò)形成漂移部6a和分離部6b的情況相比，能使在布線8a的延長(zhǎng)方向上排列的相鄰的表面電極7之間的間隔縮短。因此，與把所述以往的電子源10″作為顯示器的電源應(yīng)用的情況相比，能縮短陰極射線管熒光屏一側(cè)的象素間隔，從而能作為高清晰度顯示器的電源使用。另外，能防止通過總線電極25下的漂移部6a放射電子，能防止放射電子的部位的面積比表面電極7的表面積還大。
可是，在實(shí)施例20～27中，作為導(dǎo)電性襯底，使用了在由玻璃襯底構(gòu)成的絕緣性襯底11的一個(gè)表面一側(cè)形成了導(dǎo)電性層8的襯底。可是，作為導(dǎo)電性襯底，也可以使用鉻等金屬襯底。另外，也可以使用半導(dǎo)體襯底(例如，電阻率比較接近于導(dǎo)體的電阻率的n型硅襯底或在一個(gè)表面一側(cè)形成了n型區(qū)域的p型硅襯底等)等。除了玻璃襯底，絕緣性襯底11也可以使用陶瓷襯底等。
在實(shí)施例20～27中，使用金作為表面電極7的材料。可是，表面電極7的材料并不局限于金，例如，也可以使用鋁、鎢、鎳、白金等。另外，也可以用在厚度方向上層疊的至少兩層薄膜層構(gòu)成表面電極7。另外，當(dāng)用兩層薄膜層構(gòu)成表面電極7的情況下，作為上層的薄膜層的材料，例如使用金，作為下層的薄膜層(強(qiáng)電場(chǎng)漂移層6一側(cè)的薄膜層)的材料，例如能使用鉻、鎳、白金、鈦、銥等。
在實(shí)施例20～27中，漂移層6的漂移部6a由氧化的多孔性多晶硅層形成?？墒?，漂移部6a也可以由氮化的多孔性多晶硅層形成。另外，也可以用把多孔性多晶硅層以外的多孔性半導(dǎo)體層被氧化或氮化或氧氮化后的材料形成。當(dāng)漂移部6a由氮化的多孔性多晶硅層形成的情況下，圖45中的各氧化硅膜52、64都變?yōu)榈枘ぁ．?dāng)當(dāng)漂移部6a由氧氮化的多孔性多晶硅層形成的情況下，圖45中的各氧化硅膜52、64都變?yōu)檠醯枘ぁ?br> 在所述各實(shí)施例中，在p層、n層的成膜和形成中，能使用如下方法在成膜時(shí)的摻雜、對(duì)i層的離子注入、雜質(zhì)向i層的擴(kuò)散、基于對(duì)p、n無定形層的加熱的結(jié)晶化、對(duì)i無定形層的離子注入和基于加熱的結(jié)晶化、向半導(dǎo)體襯底摻雜雜質(zhì)等。
另外，所述各實(shí)施例中，是在電子源10上外加直流電壓Vps、Vc?？墒?，即使在外加交流電壓的情況下，當(dāng)集電極和表面電極對(duì)于下部電極為正極時(shí)，當(dāng)然也能放射電子。
以上，結(jié)合特定的實(shí)施例對(duì)本發(fā)明進(jìn)行了說明，但對(duì)于本領(lǐng)域的技術(shù)人員來說自然還有其他很多變形例和修正例。因此，本發(fā)明并不局限于這些實(shí)施例，而應(yīng)該由本發(fā)明的權(quán)利要求來限定。
在產(chǎn)業(yè)上的應(yīng)用綜上所述，本發(fā)明的電場(chǎng)放射型電子源能在不減少單位面積的電子放射面積的前提下來降低耗電量，并能提高可靠性，所以適合作為平面光源、平面顯示器元件、固體真空設(shè)備等的電子源來使用。
權(quán)利要求
1.一種電場(chǎng)放射型電子源，包括襯底；形成在襯底的一個(gè)表面上的導(dǎo)電性層；形成在導(dǎo)電性層上的半導(dǎo)體層；形成在該半導(dǎo)體層的表面一側(cè)，并具有由氧化或氮化的多孔性半導(dǎo)體層構(gòu)成的漂移部的強(qiáng)電場(chǎng)漂移層；形成在強(qiáng)電場(chǎng)漂移層上的表面電極；外加電壓使表面電極相對(duì)于導(dǎo)電性層為正極，據(jù)此，使從導(dǎo)電性層注入強(qiáng)電場(chǎng)漂移層的電子在強(qiáng)電場(chǎng)漂移層中漂移，并通過表面電極放射；在導(dǎo)電性層、表面電極、導(dǎo)電性層與漂移部之間的部分、表面電極與漂移部之間的部分中的至少一個(gè)中，設(shè)置有用于抑制流過漂移部的電流中對(duì)電子放射無用的電流的電流抑制構(gòu)件。
2.根據(jù)權(quán)利要求1所述的電場(chǎng)放射型電子源，所述電流抑制構(gòu)件是通過防止電流從導(dǎo)電性層泄漏到表面電極來降低耗電量的漏泄電流防止構(gòu)件。
3.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，所述漏泄電流防止構(gòu)件是具有pn結(jié)的半導(dǎo)體層。
4.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，所述漏泄電流防止構(gòu)件是包括導(dǎo)電性層一側(cè)的n層和表面電極一側(cè)的p層的半導(dǎo)體層。
5.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，所述漏泄電流防止構(gòu)件是包括導(dǎo)電性層一側(cè)的n層和表面電極一側(cè)的p層的半導(dǎo)體層，在p層和漂移部之間形成有低濃度半導(dǎo)體層。
6.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，所述襯底是半導(dǎo)體襯底，并且導(dǎo)電性層包括襯底一側(cè)的n層和表面電極一側(cè)的p層。
7.根據(jù)權(quán)利要求4所述的電場(chǎng)放射型電子源，在所述p層和所述n層之間設(shè)置有i層。
8.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，所述表面電極是用與漂移部進(jìn)行肖特基接合的材料來形成的。
9.根據(jù)權(quán)利要求2所述的電場(chǎng)放射型電子源，在所述導(dǎo)電性層和所述漂移部之間設(shè)置有低濃度半導(dǎo)體層，導(dǎo)電性層是用與低濃度半導(dǎo)體層進(jìn)行肖特基接合的材料來形成的。
10.根據(jù)權(quán)利要求1所述的電場(chǎng)放射型電子源，在所述強(qiáng)電場(chǎng)漂移層設(shè)置有用于分開相鄰的漂移部的分離部，所述電流抑制構(gòu)件是通過使漂移部與分離部的邊界附近部的電場(chǎng)強(qiáng)度比漂移部的中央部的電場(chǎng)強(qiáng)度小，來降低耗電量的電場(chǎng)緩和構(gòu)件。
11.根據(jù)權(quán)利要求10所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和構(gòu)件是在與所述邊界附近部對(duì)應(yīng)的位置上，設(shè)置在漂移部和表面電極之間的絕緣膜。
12.根據(jù)權(quán)利要求10所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和構(gòu)件是在與所述邊界附近部對(duì)應(yīng)的位置上，設(shè)置在導(dǎo)電性層上的絕緣膜。
13.根據(jù)權(quán)利要求10所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和構(gòu)件是由在對(duì)應(yīng)所述邊界附近部的位置上，設(shè)置在漂移部和導(dǎo)電性層之間的高電阻層，和在對(duì)應(yīng)漂移部的中央部的位置上，設(shè)置在漂移部和導(dǎo)電性層之間的低電阻層形成的。
14.根據(jù)權(quán)利要求10所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和構(gòu)件是在對(duì)應(yīng)所述邊界附近部的位置上，形成在表面電極上的缺口部。
15.根據(jù)權(quán)利要求10所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和構(gòu)件是在與所述邊界附近部對(duì)應(yīng)的位置上，在導(dǎo)電性層上形成的缺口部。
16.根據(jù)權(quán)利要求1所述的電場(chǎng)放射型電子源，所述電流抑制構(gòu)件是配置在強(qiáng)電場(chǎng)漂移層和表面電極之間，緩和強(qiáng)電場(chǎng)漂移層的電場(chǎng)強(qiáng)度，并以此來降低耗電量的電場(chǎng)緩和層。
17.根據(jù)權(quán)利要求16所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和層是氮化硅膜或含有氮化硅膜的多層膜。
18.根據(jù)權(quán)利要求16所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和層由氮化硅膜和在該氮化硅膜上配置的氧化硅膜形成。
19.根據(jù)權(quán)利要求16所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和層是由氧化硅膜、在該氧化硅膜上配置的氮化硅膜、在該氮化硅膜上配置的另一個(gè)氧化硅膜所形成的。
20.根據(jù)權(quán)利要求16所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和層是用與表面電極的粘附性好的材料形成的。
21.根據(jù)權(quán)利要求20所述的電場(chǎng)放射型電子源，所述粘附性好的材料是氧化鉻膜。
22.根據(jù)權(quán)利要求16所述的電場(chǎng)放射型電子源，所述電場(chǎng)緩和層的電阻值與強(qiáng)電場(chǎng)漂移層的電阻值為同一數(shù)量級(jí)。
23.根據(jù)權(quán)利要求1所述的電場(chǎng)放射型電子源，包括共同連接多個(gè)表面電極的總線電極，所述電流抑制構(gòu)件是限制表面電極和總線電極之間流動(dòng)的電流，降低耗電量的過電流保護(hù)元件。
24.根據(jù)權(quán)利要求23所述的電場(chǎng)放射型電子源，所述過電流保護(hù)元件是當(dāng)表面電極和總線電極之間流過過電流時(shí)斷線的構(gòu)件。
25.根據(jù)權(quán)利要求23所述的電場(chǎng)放射型電子源，所述過電流保護(hù)元件是配置在表面電極和總線電極之間的高電阻層。
26.根據(jù)權(quán)利要求23所述的電場(chǎng)放射型電子源，所述過電流保護(hù)元件是配置在表面電極和總線電極之間的電阻溫度系數(shù)為正的熱敏電阻層。
27.根據(jù)權(quán)利要求1所述的電場(chǎng)放射型電子源，所述電流抑制構(gòu)件是通過抑制從漂移部周圍放射電子來降低耗電量的電子放射抑制構(gòu)件。
28.根據(jù)權(quán)利要求27所述的電場(chǎng)放射型電子源，所述電流抑制構(gòu)件是金屬層。
29.根據(jù)權(quán)利要求28所述的電場(chǎng)放射型電子源，所述金屬層被配置在漂移部的周邊上。
30.根據(jù)權(quán)利要求28所述的電場(chǎng)放射型電子源，包括共同連接多個(gè)表面電極的總線電極，把該總線電極的一部分作為所述金屬層來共用。
31.根據(jù)權(quán)利要求27所述的電場(chǎng)放射型電子源，包括共同連接多個(gè)表面電極的總線電極，該總線電極被配置在象素的兩側(cè)。
全文摘要
一種電場(chǎng)放射型電子源(10),在由玻璃襯底構(gòu)成的絕緣性襯底(11)的上側(cè)設(shè)置有:由導(dǎo)電性層構(gòu)成的下部電極(8);含有由氧化或氮化的多孔性半導(dǎo)體構(gòu)成的漂移部(6a)的強(qiáng)電場(chǎng)漂移層(6);由金薄膜構(gòu)成的表面電極(7)。而且,外加電壓使表面電極(7)相對(duì)于下部電極(8)成為正極,并使從下部電極(8)注入強(qiáng)電場(chǎng)漂移層(6)的電子在強(qiáng)電場(chǎng)漂移層(6)中漂移,通過表面電極(7)放射到外部。在下部電極(8)和強(qiáng)電場(chǎng)漂移層(6)之間設(shè)置有由n層(21)和p層(22)構(gòu)成的pn結(jié)半導(dǎo)體層,據(jù)此,就能防止漏泄電流從下部電極(8)流向表面電極(7),從而降低耗電量。
文檔編號(hào)H01J1/312GK1383570SQ01801858
公開日2002年12月4日 申請(qǐng)日期2001年10月26日 優(yōu)先權(quán)日2000年10月26日
發(fā)明者菰田卓哉, 本多由明, 相澤浩一, 櫟原勉, 渡部祥文, 幡井崇, 馬場(chǎng)徹 申請(qǐng)人:松下電工株式會(huì)社