專利名稱：對準標記保護層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，特別涉及外延硅工藝中對準標記保護層的制作方法。
背景技術(shù)：
光刻工藝是半導體集成電路制造中的關(guān)鍵工藝，用于將掩膜版上的圖形轉(zhuǎn)移到晶圓表面。然而，隨著半導體器件的特征尺寸不斷減小和集成度的不斷提高，對光刻工藝的精密度的要求也隨之提高。在半導體制造過程中，為了將掩膜版上的圖形能準確的轉(zhuǎn)移到晶圓表面，在每一次執(zhí)行光刻膠的曝光之前，都必須做好晶圓的對準工作。目前大多數(shù)的外延工藝中，利用對準標記進行光刻對準的步驟包括提供半導體襯底；形成覆蓋所述半導體襯底表面的光刻膠層；圖形化所述光刻膠層，以所述圖形化的光刻膠層為掩膜刻蝕半導體襯底，形成由四組光柵組構(gòu)成的零層標記，所述四組光柵組中相鄰的兩組光柵組互相垂直，所述零層標記用于后續(xù)外延工藝后的光刻對準標記；形成覆蓋所述零層標記和半導體襯底表面的外延層；進行形成外延層后的光刻工藝中，曝光設(shè)備提供光源照射在整個半導體襯 底上，投射在零層標記上的光產(chǎn)生的衍射圖形被曝光設(shè)備的對準傳感器接收，曝光設(shè)備識別接收的零層標記，完成光刻的對準過程。更多關(guān)于對準圖形制作方法請參考公開號為US2002/0056205A1的美國專利?，F(xiàn)有半導體制造過程中，尤其是在超級結(jié)金屬氧化層半導體場效晶體管(SupperJunction M0SFET)的多層外延工藝中，隨著多層外延層的生長,零層標記的臺階和形貌會逐漸變的非常差，外延工藝后光刻工藝的對準變得極為困難，影響光刻的對準精度，光刻對準能力差。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種對準標記保護層的制作方法，提高光刻的對準精度和對準能力。為解決上述問題，本發(fā)明提供了一種對準標記保護層的制作方法，包括步驟提供半導體襯底，所述半導體襯底內(nèi)形成有零層標記；形成覆蓋所述零層標記的氧化硅層；形成覆蓋所述氧化硅層和半導體襯底表面的至少一層外延硅層，零層標記區(qū)域的外延硅層的厚度小于零層標記區(qū)域以外的外延硅層厚度；對外延硅層進行氧化處理，使零層標記區(qū)域的外延硅層完全氧化?？蛇x的，所述對所述外延硅層的氧化處理為爐管工藝?？蛇x的，所述爐管工藝的溫度范圍為900 1200攝氏度?？蛇x的，所述爐管工藝的氣體環(huán)境為氫氣和氧氣。可選的，對零層標記區(qū)域的外延硅進行完全氧化處理后，形成氧化硅層。可選的，所述氧化硅層的厚度范圍為5000 10000埃。
可選的，形成覆蓋所述氧化硅層和半導體襯底表面的外延硅層作為第一外延硅層，對所述第一外延硅層進行氧化處理，使零層標記區(qū)域的第一外延硅層完全氧化?？蛇x的，形成覆蓋所述氧化硅層和半導體襯底表面的外延硅層作為第一外延硅層，對所述第一外延硅層進行氧化處理，使零層標記區(qū)域的第一外延硅層完全氧化；形成覆蓋所述第一外延硅層的第二外延硅層；對所述第二外延硅層進行氧化處理，使零層標記區(qū)域的第二外延硅層完全氧化。可選的，所述形成第二外延硅層步驟之前，還包括去除零層標記區(qū)域之外的第一外延娃層表面被氧化的外延娃層。可選的，所述去除零層標記區(qū)域之外的第一外延硅層表面被氧化的外延硅層采用濕法刻蝕工藝?？蛇x的，所述濕法刻蝕工藝的刻蝕溶液為氫氟酸?？蛇x的，所述半導體襯底內(nèi)零層標記的形成方法包括形成覆蓋所述半導體襯底表面的光刻膠層；圖形化所述光刻膠層，以所述圖形化的光刻膠層為掩膜刻蝕半導體襯底，形成零層標記；去除所述圖形化的光刻膠層?？蛇x的，所述外延硅層的形成方法為化學氣相沉積。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點對零層標記區(qū)域形成的至少一層外延硅層進行完全氧化處理，形成透明的氧化硅層，在進行光刻對準時，曝光設(shè)備透過透明的至少一層氧化硅層接收的零層標記，零層標記不會不清晰或者變形，在光刻工藝時，以所述接收的零層標記作為對準圖形時，解決了光刻對準困難的問題，提高光刻的對準精度和對準能力。進一步,形成外延娃層時，由于外延娃在氧化娃和半導襯底表面的生長速度不同，在零層標記區(qū)域形成的外延硅層的厚度小于半導襯底表面的外延硅層的厚度，因此在完全氧化處理零層標記區(qū)域形成的外延硅層時，半導襯底表面零層標記區(qū)域以外的外延硅層只有靠近表面的部分被氧化，滿足外延硅工藝的要求。更進一步，半導襯底表面零層標記區(qū)域以外的外延硅層中靠近表面部分被氧化形成的氧化硅層作為對半導襯底表面的外延硅層離子注入時的保護層，防止離子注入時對外延娃層表面的損傷。


圖1為本發(fā)明實施例對準標記保護層的制作方法的流程示意圖；圖2為本發(fā)明對準標記保護層的制作方法形成的零層標記的俯視結(jié)構(gòu)示意圖；圖3 圖6為本發(fā)明第一實施例對準標記保護層的制作方法的剖面結(jié)構(gòu)示意圖；圖7 圖8為本發(fā)明第二實施例對準標記保護層的制作方法的剖面結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)有超級結(jié)金屬氧化層半導體場效 晶體管(Supper Junction M0SFET) 一般要進行5 7次外延硅層生長工藝、光刻工藝、和注入工藝形成P型和N型的摻雜區(qū)，發(fā)明人發(fā)現(xiàn)在第I次硅外延層工藝后的光刻工藝對準時，對準傳感器接收的零層標記臺階和形貌比較清晰，對準時對光刻對準精度的影響較小，但是在第2次硅外延層生長工藝尤其是第3 7次硅外延層生長工藝后的光刻工藝對準時，對準傳感器接收的零層標記的臺階和形貌越來越不清晰，甚至出現(xiàn)了變形，極大的影響了對準的精確度，導致光刻后外延硅層上的光刻膠形成的圖形的偏移，在以圖形化的光刻層為掩膜注入離子工藝后，使得外延硅層中形成的離子注入?yún)^(qū)域發(fā)生偏移，這種離子注入?yún)^(qū)域發(fā)生的偏移影響器件的穩(wěn)定性。發(fā)明人進一步研究發(fā)現(xiàn)，單層外延硅透光性能基本不會影響零層標記的清晰度，但是隨著外延硅生長次數(shù)的增加，外延硅層厚度的加厚，外延硅透光性能會逐漸減低，因此造成生長多次外延硅后，光刻對準時，曝光機臺透過外延層接收的零層標記不清晰，甚至出現(xiàn)變形，影響光刻的對準精度和對準能力。為此發(fā)明人提出了一種對準標記保護層的制作方法，包括步驟提供半導體襯底，所述半導體襯底內(nèi)形成有零層標記；形成覆蓋所述零層標記的氧化硅層；形成覆蓋所述氧化硅層和半導體襯底表面的至少一層外延硅層，零層標記區(qū)域的外延硅層的厚度小于其他區(qū)域的外延硅層厚度；對外延硅層進行氧化處理，使零層標記區(qū)域的外延硅層完全氧化。通過本發(fā)明提供的對準標記保護層的制作方法，對零層標記區(qū)域的外延硅層進行完全氧化處理，形成透明的二氧化硅層，提高了光刻的對準精度。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。圖1為本發(fā)明實施例對準標記保護層的制作方法的流程示意圖，包括步驟步驟S201，提供半導體襯底，所述半導體襯底內(nèi)形成有零層標記；步驟S202，形成覆蓋所述零層標記的氧化硅層；

步驟S203，形成覆蓋所述氧化硅層和半導體襯底表面的至少一層外延硅層，零層標記區(qū)域的外延硅層的厚度小于其他區(qū)域的外延硅層厚度；步驟S204，對外延硅層進行氧化處理，使零層標記區(qū)域的外延硅層完全氧化。圖2為本發(fā)明對準標記保護層的制作方法形成的零層標記的俯視結(jié)構(gòu)示意圖，所述零層標記由四組光柵構(gòu)成，所述四組光柵組中相鄰的兩組光柵組互相垂直，所述零層標記用于后續(xù)外延工藝后的光刻對準標記。本發(fā)明實施例所提供的零層標記僅為示例，并非對本發(fā)明的限定，其他半導體襯底內(nèi)形成的任意結(jié)構(gòu)和形狀的零層標記也在本發(fā)明的保護范圍之內(nèi)。為了更加清楚和簡要闡述本發(fā)明的意圖，本發(fā)明實施例中由圖3所示的凸起301和位于凸起301兩側(cè)的溝槽302構(gòu)成的光柵結(jié)構(gòu)來表示零層標記。圖3 圖6為本發(fā)明第一實施例對準標記保護層的制作方法的剖面結(jié)構(gòu)示意圖。參考圖3，提供半導體襯底300，所述半導體襯底300內(nèi)形成有零層標記20。所述半導體襯底300為硅襯底。所述零層標記20的形成過程為形成覆蓋所述半導體襯底300表面的光刻膠層(圖中未示出)；圖形化所述光刻膠層，所述圖形化的光刻膠層的開口暴露零層標記溝槽的位置；以所述圖形化的光刻膠層為掩膜刻蝕半導體襯底300，形成凸起301和位于凸起301兩側(cè)的溝槽302，所述凸起301和凸起301兩側(cè)的溝槽302構(gòu)成零層標記20，所述零層標記20作為后續(xù)外延工藝后的光刻對準時的對準標記；去除所述圖形化的光刻膠層。所述零層標記20包括凸起301和凸起301兩側(cè)的溝槽302，溝槽302的底部與凸起301的表面具有一定的階梯高度差，光刻對準時，曝光設(shè)備提供光源照射在整個半導體襯底300上，投射在零層標記20的凸起301和溝槽302光產(chǎn)生的衍射光反射至曝光設(shè)備的對準傳感器，由于凸起301和溝槽302具有一定的階梯高度差，溝槽302的底部和凸起301的表面產(chǎn)生的衍射光的強度不同，曝光設(shè)備通過判斷衍射光的強度的變化或者衍射光的強度的變化邊界來識別零層標記20，完成光刻的對準過程。參考圖4，形成覆蓋所述零層標記20的第一氧化硅層303。所述第一氧化硅層303形成過程為采用化學氣相沉積工藝形成覆蓋所述零層標記20和半導體襯底300表面的氧化硅層；在所述氧化硅層表面形成圖形化的光刻膠層，所述圖形化的光刻膠層的開口露出半導體襯底300表面的待刻蝕的氧化硅層表面；以所述圖形化的光刻膠層為掩膜，刻蝕去除半導體襯底300表面的氧化硅層，在零層標記20表面形成第一氧化硅層303 ;去除所述圖形化的光刻膠層。所述第一氧化硅層303為二氧化硅；所述第一氧化硅層303的厚度范圍為5000 10000 埃。本實施例中零層標記20表面的第一氧化硅層303的邊緣延伸到溝槽302外的半導體襯底表面，使得溝槽302遠離凸起301的側(cè)壁附近的半導體襯底300表面形成的是透明的氧化硅層，而不是后續(xù)工藝形成的不夠透明外延硅層，有益于光刻對位時對零層標記20邊界的識別，提高了光刻對位的準確性和對準能力，第一氧化硅層303的邊緣與零層標記20中溝槽302遠離凸起301的側(cè)壁的延伸距離根據(jù)具體的工藝條件確定。零層標記20和零層標記20表面的第一氧化娃層303構(gòu)成零層標記區(qū)域。本發(fā)明的其他實施例中，刻蝕形成的第一氧化硅層303的邊緣與零層標記20中溝槽302遠離凸起301的側(cè)壁平齊。第一氧化硅層303作為零層標記20的保護層為透明的二氧化硅，不會影響后續(xù)的光刻對準能力，并且在后續(xù)外延 工藝中，在第一氧化硅層303上形成的外延硅層相對于直接在零層標記20上形成的外延硅層具有更好的形貌。參考圖5,形成覆蓋所述第一氧化娃層303和半導體襯底300表面的第一外延娃層。所述第一外延硅層的形成方法為化學氣相沉積，所述化學氣相沉積為低氣壓化學氣相沉積(LPCVD)或有機金屬化學氣相沉積(MOCVD)。所述第一外延硅層包括位于第一氧化硅層303表面(零層標記20區(qū)域)的外延娃層305和位于半導體襯底300表面(零層標記20區(qū)域以外)的外延娃層304,由于外延娃工藝中外延娃在半導體襯底300上的生長速度(一般為I微米/分鐘)大于在第一氧化娃層303上的生長速度，因此在形成所述第一外延娃層時，半導體襯底300表面的外延娃層304的厚度要大于零層標記20區(qū)域的外延硅層305的厚度，后續(xù)對零層標記20區(qū)域的外延硅層305進行完全氧化處理時，零層標記20區(qū)域外的外延硅層304只有靠近表面的部分被氧化，保證零層標記20區(qū)域外的未被氧化的外延硅層304的厚度滿足工藝的要求。參考圖5和圖6,對所述第一氧化娃層303上的外延娃層305進行氧化處理,使所述外延娃層305完全氧化,在第一氧化娃層303上形成第二氧化娃層305a,同時在半導體襯底300表面零層區(qū)域以外的外延硅層304靠近表面的部分形成第三氧化硅層306。所述氧化處理為爐管工藝；所述爐管工藝的溫度范圍為900 1200攝氏度，爐管工藝氣體環(huán)境為氫氣和氧氣。
由于半導體襯底300表面(零層標記20區(qū)域以外)外延硅層304的厚度大于第一氧化硅層303表面(零層標記20區(qū)域)外延硅層305的厚度，當外延硅層305被完全氧化成透明的第二氧化硅層305a時，外延硅層304只有靠近表面部分被氧化，形成第三氧化硅層306，將零層標記20區(qū)域的非完全透明的外延硅層305完全氧化為透明的第二氧化硅層305a層，在光刻不會影響光刻的對準能力，所述第二氧化硅層305a作為零層標記20的保護層。形成第一外延娃層后，光刻工藝時,對準標記為曝光機臺透過第一氧化娃層303和第二氧化娃層305a接收的零層標記20,由于第一氧化娃層303和第二氧化娃層305a均為透明的二氧化硅，因此曝光機臺接收的零層標記20不會不清晰或者變形，提高了光刻的對準精度和對準能力，光刻后形成的圖形化的光刻膠層的開口不會偏移，因此在對外延硅層304進行離子注入工藝時，在外延硅層304中形成的離子注入?yún)^(qū)域307不會發(fā)生偏移，滿足工藝的要求，另外，由于離子注入的能量比較大，外延硅層304表面的第三氧化硅層306作為離子注入時的保護層，防止離子注入對外延硅層304表面的損傷。圖7和圖8為本發(fā)明第二實施例對準標記保護層的制作方法的剖面結(jié)構(gòu)示意圖。本發(fā)明第二實施例中將對2次外延硅工藝中對準標記保護層的制作方法進行闡述。本發(fā)明第二實施例中第一次外延工藝形成的第一外延硅層的具體過程請參考第一實施例，在此不再贅述。形成第一外延硅層，并對所述第一氧化硅層303上(零層標記20區(qū)域)的外延硅層305進行完全氧化處理后，參考圖6和圖7，去除半導體襯底300上(零層標記20區(qū)域以外)外延娃層304表面的第三氧化娃層306 ;形成覆蓋所述第一氧化娃層303和外延娃層304表面的第二外延娃層。去除所述第三氧化硅層306采用濕法刻蝕工藝，所述濕法刻蝕工藝的刻蝕溶液為稀釋的氫氟酸。去除所述半導體襯底300上(零層標記20區(qū)域以外)外延硅層304表面第三氧化硅層306的目的在于在后續(xù)形成第二外延硅層時，保證零層標記20區(qū)域的外延硅層的生長基底為二氧化硅，在零層標記20區(qū)域外的外延硅層的生長基底為硅，利用外延硅在二氧化硅基底和硅基底上的生長速率不同，使得零層標記20區(qū)域生長的外延硅層的厚度小于零層標記20區(qū)域以外生長的外延硅層的厚度，在后續(xù)對零層標記20區(qū)域的外延硅層進行完全氧化處理時， 半導體襯底300上(零層標記20區(qū)域以外)的外延硅層只有靠近表面的部分被氧化，滿足外延硅工藝的要求。所述第二外延硅層的形成方法為化學氣相沉積，所述化學氣相沉積為低氣壓化學氣相沉積(LPCVD)或有機金屬化學氣相沉積(MOCVD)。所述第二外延娃層包括位于第三氧化娃層306表面(零層標記20區(qū)域)的外延娃層308和位于外延娃層304表面(零層標記20區(qū)域以外)的外延娃層309,由于外延娃在娃上的生長速度(一般為I微米/分鐘)大于在二氧化娃層上的生長速度，因此外延娃層304表面的外延娃層309的厚度大于第三氧化娃層306表面的外延娃層308的厚度,在后續(xù)工藝對零層標記20區(qū)域的所述外延硅層308進行完全氧化處理時，零層標記20區(qū)域外的外延硅層309只有靠近表面的部分被氧化，保證零層標記20區(qū)域以外的未被氧化的外延硅層309的厚度滿足工藝的要求。參考圖7和圖8,將第三氧化娃層306表面的外延娃層308氧化處理,使所述外延娃層308完全氧化,在第三氧化娃層306上形成第四氧化娃層308a,同時在外延娃層309靠近表面的部分形成第五氧化硅層310。所述氧化處理為爐管工藝；所述爐管工藝的溫度范圍為900 1200攝氏度，爐管工藝氣體環(huán)境為氫氣和氧氣。由于外延娃層309的厚度大于外延娃層308的厚度，當外延娃層308被完全氧化成透明的第四氧化硅層308a時，外延硅層309只有表面部分被氧化，形成第五氧化硅層310，將零層標記20區(qū)域的非完全透明的外延硅層308完全氧化為透明的第四氧化硅層308a，在光刻不會影響光刻的對準能力，所述第四氧化硅層308a作為零層標記20的保護層。形成第二外延硅層后，光刻工藝時，對準標記為曝光機臺透過第一氧化硅層303和第二氧化娃層305a和第四氧化娃層308a接收的零層標記20,由于第一氧化娃層303和第二氧化硅層305a第四氧化硅 層308a均為透明的二氧化硅，因此曝光機臺接收的零層標記20不會不清晰或者變形，提高光刻的對準精度和對準能力，光刻后形成的圖形化的光刻膠層的開口不會偏移，因此在對外延硅層309進行離子注入工藝時，在外延硅層309中形成的離子注入?yún)^(qū)域311不會發(fā)生偏移，滿足工藝的要求，提高器件的穩(wěn)定性，另外，由于離子注入的能量比較大，外延硅層309表面的第五氧化硅層310作為離子注入時的保護層，防止離子注入對外延硅層309表面的損傷。在本發(fā)明的其他實施例中，外延硅層的生長次數(shù)大于2，形成外延硅層的層數(shù)大于2，在形成一層外延硅層后，相應的對零層標記區(qū)域的生長的當層外延硅層進行氧化處理，形成透明的氧化硅層，在進行光刻對位時，曝光機臺透過透明多層氧化硅層接收的零層標記不會不清晰或變形，提高了光刻對準的精度，另外在形成一層外延硅層之前，還包括去除零層標記區(qū)域以外前層外延硅層表面的氧化硅層，保證外延硅在零層標記區(qū)域和零層標記區(qū)域外的基底上生長速率的不同，在完全氧化零層標記區(qū)域生長的外延硅層時，零層標記區(qū)域以外生長的外延硅層只有部分被氧化，滿足外延硅工藝的要求。綜上，本發(fā)明提供的對準標記保護層的制作方法，對零層標記區(qū)域形成的至少一層外延硅層進行完全氧化處理，形成透明的氧化硅層，在進行光刻對準時，曝光設(shè)備透過透明的至少一層氧化硅層接收的零層標記，零層標記不會不清晰或者變形，在光刻工藝時，以所述接收的零層標記作為對準圖形時，解決了光刻對準困難的問題，提高光刻的對準精度和對準能力。進一步,形成外延娃層時，由于外延娃在氧化娃和半導襯底表面的生長速度不同，在零層標記區(qū)域形成的外延硅層的厚度小于半導襯底表面的外延硅層的厚度，因此在完全氧化處理零層標記區(qū)域形成的外延硅層時，半導襯底表面零層標記區(qū)域以外的外延硅層只有靠近表面的部分被氧化，滿足外延硅工藝的要求。更進一步，半導襯底表面零層標記區(qū)域以外的外延硅層中靠近表面部分被氧化形成的氧化硅層作為對半導襯底表面的外延硅層離子注入時的保護層，防止離子注入是對外延娃層表面的損傷。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案 的保護范圍。
權(quán)利要求
1.一種對準標記保護層的制作方法，其特征在于，包括步驟 提供半導體襯底，所述半導體襯底內(nèi)形成有零層標記； 形成覆蓋所述零層標記的氧化硅層； 形成覆蓋所述氧化硅層和半導體襯底表面的至少一層外延硅層，零層標記區(qū)域的外延硅層的厚度小于零層標記區(qū)域以外的外延硅層厚度； 對外延硅層進行氧化處理，使零層標記區(qū)域的外延硅層完全氧化。
2.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，所述對所述外延硅層的氧化處理為爐管工藝。
3.如權(quán)利要求2所述的對準標記保護層的制作方法，其特征在于，所述爐管工藝的溫度范圍為900 1200攝氏度。
4.如權(quán)利要求3所述的對準標記保護層的制作方法，其特征在于，所述爐管工藝的氣體環(huán)境為氫氣和氧氣。
5.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，對零層標記區(qū)域的外延硅進行完全氧化處理后，形成氧化硅層。
6.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，所述氧化硅層的厚度范圍為5000 10000埃。
7.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，形成覆蓋所述氧化娃層和半導體襯底表面的外延娃層作為第一外延娃層，對所述第一外延娃層進行氧化處理，使零層標記區(qū)域的第一外延硅層完全氧化。
8.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，形成覆蓋所述氧化娃層和半導體襯底表面的外延娃層作為第一外延娃層，對所述第一外延娃層進行氧化處理，使零層標記區(qū)域的第一外延硅層完全氧化；形成覆蓋所述第一外延硅層的第二外延硅層；對所述第二外延硅層進行氧化處理，使零層標記區(qū)域的第二外延硅層完全氧化。
9.如權(quán)利要求8所述的對準標記保護層的制作方法，其特征在于，所述形成第二外延硅層步驟之前，還包括去除零層標記區(qū)域之外的第一外延硅層表面被氧化的外延硅層。
10.如權(quán)利要求9所述的對準標記保護層的制作方法，其特征在于，所述去除零層標記區(qū)域之外的第一外延娃層表面被氧化的外延娃層米用濕法刻蝕工藝。
11.如權(quán)利要求10所述的對準標記保護層的制作方法，其特征在于，所述濕法刻蝕工藝的刻蝕溶液為氫氟酸。
12.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，所述半導體襯底內(nèi)零層標記的形成方法包括形成覆蓋所述半導體襯底表面的光刻膠層；圖形化所述光刻膠層，以所述圖形化的光刻膠層為掩膜刻蝕半導體襯底，形成零層標記；去除所述圖形化的光刻膠層。
13.如權(quán)利要求1所述的對準標記保護層的制作方法，其特征在于，所述外延硅層的形成方法為化學氣相沉積。
全文摘要
一種對準標記保護層的制作方法，包括步驟提供半導體襯底，所述半導體襯底內(nèi)形成有零層標記；形成覆蓋所述零層標記的氧化硅層；形成覆蓋所述氧化硅層和半導體襯底表面的至少一層外延硅層，零層標記區(qū)域的外延硅層的厚度小于其他區(qū)域的外延硅層厚度；對外延硅層進行氧化處理，使零層標記區(qū)域的外延硅層完全氧化。本發(fā)明提供的對準標記保護層的制作方法，提高光刻的對準精度和對準能力。
文檔編號G03F9/00GK103065929SQ201110319258
公開日2013年4月24日 申請日期2011年10月19日 優(yōu)先權(quán)日2011年10月19日
發(fā)明者王剛寧, 唐凌, 李遠哲, 朱立平, 梁國亮 申請人:中芯國際集成電路制造(上海)有限公司