專利名稱：一種移位寄存器單元、柵極驅(qū)動(dòng)電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及平板顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、柵極驅(qū)動(dòng)電路和顯示裝置。
背景技術(shù)：
平板顯示器，因其超薄節(jié)能而發(fā)展迅速。多數(shù)平板顯示器中要用到移位寄存器，目前，通過(guò)陣列基板行驅(qū)動(dòng)(Gate on Array, GOA)技術(shù)實(shí)現(xiàn)的移位寄存器不但能夠集成在柵極驅(qū)動(dòng)集成電路上，還能減少一道顯示面板的制作工序，因此，節(jié)約成本，所以近幾年來(lái)，GOA技術(shù)被廣泛應(yīng)用于平板顯示器制造工藝中。在目前的GOA設(shè)計(jì)方案中，該柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖可以如圖1所示，其包含的移位寄存器單元可以為如圖2所示的電路，其包括上拉控制模塊101、上拉模塊102、復(fù)位控制模塊103和復(fù)位模塊104，具體地，上拉控制模塊包括第一晶體管M1，上拉模塊102包括第三晶體管M3和第一電容Cl，復(fù)位控制模塊103包括第五晶體管M5、第六晶體管M6、第八晶體管M8和第九晶體管M9，復(fù)位模塊104包括第二晶體管M2、第四晶體管M4、第十晶體管M10、第^^一晶體管Mil、第十二晶體管M12和第十三晶體管M13,然而，由于第三晶體管M3的尺寸較大(溝道寬度為9000um)，因此存在較大的寄生電容，此外，由于第一電容Cl的耦合作用，以及連接在輸出端OutPut的晶體管在開(kāi)啟和關(guān)閉時(shí)產(chǎn)生的漏電電流(晶體管有開(kāi)啟和關(guān)閉電壓，但總會(huì)有部分載流子在關(guān)閉的時(shí)候仍在移動(dòng))使得OutPut端的輸出如圖3所示帶有噪聲(輸出后的噪聲(Noise after Output, Na)和輸出前的噪聲(Noise beforeOutput, Nb))的波形，這將導(dǎo)致畫(huà)面的不良顯示。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種移位寄存器單元、柵極驅(qū)動(dòng)電路和顯示裝置，用以解決現(xiàn)有的移位寄存器單元輸出的波形帶有噪聲，導(dǎo)致畫(huà)面的不良顯示的問(wèn)題。本發(fā)明實(shí)施例提供的具體技術(shù)方案如下一種移位寄存器單元，所述移位寄存器單元包括上拉控制模塊，用于接收輸入信號(hào)，并向上拉節(jié)點(diǎn)輸出上拉控制信號(hào)；上拉模塊，用于根據(jù)上拉節(jié)點(diǎn)的上拉控制信號(hào)，將第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)提供給第一輸出端子；復(fù)位模塊，用于根據(jù)復(fù)位信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓；去噪模塊，用于在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)。一種柵極驅(qū)動(dòng)電路 ，包括上述移位寄存器單元；其中，除第一個(gè)移位寄存器單元和最后一個(gè)移位寄存器單元外，其余每個(gè)移位寄存器單元的第一輸出端子連接到與其相鄰的上一級(jí)移位寄存器單元的復(fù)位信號(hào)輸入端子和與其相鄰的下一級(jí)移位寄存器單元的輸入端子，柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器單元的第二輸出端子的輸出信號(hào)；第一個(gè)移位寄存器單元的第一輸出端子與第二個(gè)移位寄存器單元的輸入端子連接，最后一個(gè)移位寄存器單兀的第一輸出端子和與其相鄰的上一個(gè)移位寄存器單兀的復(fù)位信號(hào)輸入端子以；第一個(gè)移位寄存器單兀的輸入端子輸入巾貞起始信號(hào)。一種顯示裝置，所述顯示裝置包含上述的柵極驅(qū)動(dòng)電路。通過(guò)本發(fā)明的實(shí)施例，由于在移位寄存器單元中增加了去噪模塊，該去噪模塊在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)，因此達(dá)到了對(duì)第一輸出端子輸出的信號(hào)進(jìn)行去除噪聲的目的，使得輸出給與第二輸出端子相連的柵線的信號(hào)的噪聲減小，因此，本發(fā)明的移位寄存器單元解決了由于輸出信號(hào)的噪聲而導(dǎo)致畫(huà)面顯示不良的問(wèn)題。


圖1為背景技術(shù)中的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖2為背景技術(shù)中的移位寄存器單元的電路圖；圖3為背景技術(shù)中的移位寄存器單元輸出信號(hào)的波形示意圖；圖4為本發(fā)明實(shí)施例一中的移位寄存器單元的結(jié)構(gòu)示意圖；圖5為本發(fā)明實(shí)施例一中的移位寄存器單元的結(jié)構(gòu)示意圖；圖6為本發(fā)明實(shí)施例一中的移位寄存器單元的電路圖；圖7為本發(fā)明實(shí)施例一中移位寄存器單元的工作時(shí)序意圖；圖8為本發(fā)明實(shí)施例二中的移位寄存器單元的電路圖；圖9為本發(fā)明實(shí)施例二中移位寄存器單元的工作時(shí)序意圖；圖10為本發(fā)明實(shí)施例三中的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖11為本發(fā)明實(shí)施例四中的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合說(shuō)明書(shū)附圖，對(duì)本發(fā)明實(shí)施例提供的一種移位寄存器單元、柵極驅(qū)動(dòng)電路及顯示裝置的具體實(shí)施方式
進(jìn)行說(shuō)明。實(shí)施例一如圖4所示，為本發(fā)明實(shí)施例一中的移位寄存器單元的結(jié)構(gòu)示意圖，所述移位寄存器單元包括上拉控制模塊201、上拉模塊202、復(fù)位模塊203和去噪模塊204，其中上拉控制模塊201，用于接收輸入信號(hào)，并向上拉節(jié)點(diǎn)輸出上拉控制信號(hào)；上拉模塊202，用于根據(jù)上拉節(jié)點(diǎn)的上拉控制信號(hào)，將第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)提供給第一輸出端子；復(fù)位模塊203,用于根據(jù)復(fù)位信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓；去噪模塊204，用于在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)。所述第一設(shè)定閾值和第二設(shè)定閾值可以是根據(jù)經(jīng)驗(yàn)值確定的。較優(yōu)的，所述移位寄存器單元還包括復(fù)位控制模塊205，包含復(fù)位控制模塊205的移位寄存器的結(jié)構(gòu)示意圖如圖5所示，其中復(fù)位控制模塊205，用于根據(jù)第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)和上拉控制信號(hào)，向復(fù)位模塊輸出復(fù)位控制信號(hào)，所述第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)與第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位相反；所述復(fù)位模塊203，具體用于根據(jù)第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)、復(fù)位信號(hào)和復(fù)位控制節(jié)點(diǎn)的復(fù)位控制信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓。本實(shí)施例一中圖4或圖5所示的結(jié)構(gòu)的移位寄存器單元中的去噪控制信號(hào)輸出端子可以與第二時(shí)鐘信號(hào)輸出端子相連，所述第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位與第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位相反，具體電路可以如圖6所示，其中，所述上拉控制模塊201包括第一晶體管M1，其控制端和第一端共同地連接輸入信號(hào)，其第二端連接到上拉節(jié)點(diǎn)PU點(diǎn)。所述上拉模塊202包括第三晶體管M3和第一電容Cl ；第三晶體管M3，其控制端連接到PU點(diǎn)，其第一端連接第一時(shí)鐘信號(hào)，其第二端連接到第一輸出端子； 第一電容Cl，其一端連接到PU點(diǎn)，其另一端連接到第一輸出端子。所述復(fù)位控制模塊203包括第五晶體管M5、第六晶體管M6、第八晶體管M8和第九晶體管M9 ；第五晶體管M5，其控制端連接到第九晶體管M9的第二端，其第一端連接第二時(shí)鐘信號(hào)，其第二端連接到復(fù)位控制節(jié)點(diǎn)PD點(diǎn)；第六晶體管M6，其控制端連接到PU點(diǎn)，其第一端連接到H)點(diǎn)，其第二端連接第一電源電壓VSS ；第八晶體管M8，其控制端連接到PU點(diǎn)，其第一端連接到第九晶體管M9的第二端，其第二端連接第一電源電壓VSS ；第九晶體管M9，其控制端和第一端共同地連接第二時(shí)鐘信號(hào)。所述復(fù)位模塊204包括第二晶體管M2、第四晶體管M4、第十晶體管M10、第i^一晶體管Ml1、第十二晶體管M12和第十三晶體管M13 ；第二晶體管M2，其控制端連接復(fù)位信號(hào)，其第一端連接到PU點(diǎn)，其第二端連接VSS ；第四晶體管M4，其控制端連接復(fù)位信號(hào)，其第一端連接到第一輸出端子，其第二端連接VSS ；第十晶體管M10，其控制端連接到ro點(diǎn)，其第一端連接到PU點(diǎn)，其第二端連接VSS ；第十一晶體管M11，其控制端連接到ro點(diǎn)，其第一端連接到第一輸出端子，其第二端連接VSS ；第十二晶體管M12，其控制端連接第二時(shí)鐘信號(hào)，其第一端連接到第一輸出端子，其第二端連接VSS ；第十三晶體管M13，其控制端連接第二時(shí)鐘信號(hào)，其第一端連接輸入信號(hào)，其第二端連接到PU點(diǎn)。所述去噪模塊205包括第七晶體管M7、第十四晶體管M14和第二電容C2 ；第七晶體管M7，其控制端和第一端共同地連接到第一輸出端子，其第二端連接到第十四晶體管的第一端；第十四晶體管M14，其控制端連接到H)點(diǎn)，其第二端連接到第二輸出端子；第二電容C2，其一端連接VSS，另一端連接到第七晶體管M7的第一端。針對(duì)圖6所示的電路，也可以將去噪模塊中的M14的控制端連接第二時(shí)鐘信號(hào)，而不是連接在ro點(diǎn)，其余的連接關(guān)系不改變。本實(shí)施例中的去噪模塊，用于在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)?？梢酝ㄟ^(guò)電容的充放電，使從去噪模塊第二輸出端子輸出的電壓值基本保持恒定，能更好的保證與柵線連接的移位寄存器單元去噪模塊的第二輸出端子輸出穩(wěn)定的信號(hào)。所述第一設(shè)定閾值和第二設(shè)定閾值可以是根據(jù)經(jīng)驗(yàn)值確定的。例如所述第一設(shè)定閾值可以為第七晶體管M7的開(kāi)啟閾值電壓，第二設(shè)定閾值可以為第十四晶體管M14的開(kāi)啟閾值電壓。

本發(fā)明實(shí)施例中，每個(gè)晶體管中的第一端和第二端的連接方式可以互換，因此，本發(fā)明實(shí)施例中所提到的晶體管的第一端可以為晶體管的漏極也可以為晶體管的源極，第二端可以為晶體管的漏極也可以為晶體管的源極，并且，上述十四個(gè)晶體管中的第一端不需要同時(shí)為源極或漏極，第二端不需要同時(shí)為漏極或源極，即第一至第十四晶體管中的任意t個(gè)晶體管的第一端為漏極，第二極點(diǎn)為漏，上述十四晶體管中的任意14-t個(gè)晶體管的第一端為源極，第二端為漏極，其中，O < t < 14。為了進(jìn)一步說(shuō)明本發(fā)明實(shí)施例一的工作原理，下面以圖6所示的移位寄存器單元的電路為例，并結(jié)合圖7所示的掃描時(shí)序圖說(shuō)明其工作原理。如圖7所示，為本發(fā)明實(shí)施例一提供的移位寄存器單元的掃描時(shí)序示意圖，其中CLK為輸入移位寄存器單兀S/R(η)的第一時(shí)鐘信號(hào)；CLKB為輸入移位寄存器單元S/R(n)的第二時(shí)鐘信號(hào)；OutPutl (η-1)是移位寄存器單元S/R(n)上一級(jí)移位寄存器單元S/R(n_l)的第一輸出端子的輸出信號(hào)，作為本級(jí)移位寄存器單兀S/R(n)的輸入信號(hào)；PD (η)是移位寄存器單元S/R(n)的復(fù)位控制模塊輸出的復(fù)位控制信號(hào)；OutPutl (η)是移位寄存器單元S/R(n)的第一輸出端子的輸出信號(hào)；0utPut2 (η)是移位寄存器單元S/R(n)的第二輸出端子的輸出信號(hào)；VSS是輸入移位寄存器單元S/R(n)的電源電壓，其為低電平信號(hào)；該移位寄存器單元S/R (η)的掃描時(shí)序過(guò)程可以分為以下五個(gè)階段(圖7中的一、二、三、四、五是表示所述五個(gè)階段的時(shí)間段)由于圖6所示的電路的去噪模塊的工作受控于H)點(diǎn)電位及OutPutl (η)輸出信號(hào)的電位的控制，因此，本發(fā)明實(shí)施例一直接利用ro點(diǎn)電位ro (η)及OutPuti輸出信號(hào)OutPutl (η)的電位對(duì)圖6所示的電路的去噪原理進(jìn)行分析。第一階段第一個(gè)時(shí)鐘周期的前半周期，移位寄存器單元S/R(n)接收S/R(n_l)的OutPutl輸出的OutPutl (η-1)的高電平信號(hào)，此時(shí)，PD點(diǎn)為高電平信號(hào)，故M14打開(kāi)；S/R (η)的OutPut I輸出低電平信號(hào)，故Μ7關(guān)閉，在此階段，即使S/R (η)的OutPutl端輸出帶有噪聲的OutPutl (η)信號(hào)，但由于Μ7關(guān)閉，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖7中，即為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。此階段，開(kāi)始初階段，即使有噪聲但相對(duì)很小，Μ7無(wú)法導(dǎo)通，進(jìn)而保證S/R(n)的輸出不帶噪聲的低電平信號(hào)；尤其是當(dāng)M7的控制端連接M3的第二端(漏極)時(shí)，此階段M3未導(dǎo)通，進(jìn)而保證M7也無(wú)法導(dǎo)通，即使OutPutl有噪聲，也不會(huì)對(duì)S/R(n)的0utPut2造成影響；另外，隨著I3U點(diǎn)電壓上升，M6和M8開(kāi)啟，進(jìn)而H)點(diǎn)電壓保持低電位，M5也截止，可以使得M14由開(kāi)始的導(dǎo)通變?yōu)榻刂?；也就是說(shuō)，此階段即使OutPutl有噪聲，也最多存儲(chǔ)于電容C2，進(jìn)一步保證S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)。第二階段第一個(gè)時(shí)鐘周期的后半周期，輸入S/R (η)的輸入信號(hào)為低電平信號(hào)(也即OutPutl (η-1)在此階段的低電平信號(hào))，S/R(n)的OutPutl輸出高電平信號(hào)(也即OutPutl (η)在此階段為高電平信號(hào))，故Μ7打開(kāi)，C2充電，電位升高；而PD點(diǎn)在此階段為低電平信號(hào)(也即H) (η)在此階段為低電平信號(hào))，故M14關(guān)閉，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖7中，即為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。第三 階段第二個(gè)時(shí)鐘周期的前半周期，輸入S/R (η)的復(fù)位信號(hào)為高電平信號(hào)(也即S/R(n+1)的OutPutl輸出的OutPutl (n+1)在此階段為高電平信號(hào))，此時(shí)，S/R (η)的OutPutl輸出的OutPutl (η)在此階段為低電平信號(hào)，故Μ7關(guān)閉，此時(shí)，即使OutPutl (η)在此階段的低電平信號(hào)帶有噪聲，由于Μ7關(guān)閉，因此，也不會(huì)輸出至S/R(n)的0utPut2 ;而ro點(diǎn)在此階段為高電平信號(hào)(也即H) (η)在此階段為高電平信號(hào))，故M14打開(kāi)，C2放電，因此，S/R(n)的0utPut2輸出不帶噪聲的高電平信號(hào)，表現(xiàn)在圖7中，即為0utPut2 (η)在此階段為不帶噪聲的高電平信號(hào)。第四階段第二個(gè)時(shí)鐘周期的后半周期，S/R(n)的OutPutl在此階段輸出的OutPutl (η)為低電平信號(hào)，故M7關(guān)閉，即使OutPutl (η)為帶有噪聲的低電平信號(hào)，由于Μ7關(guān)閉，也不會(huì)輸出值S/R(n)的0utPut2，而PD點(diǎn)在此階段為低電平信號(hào)(也即H) (η)在此階段為低電平信號(hào))，故Μ14關(guān)閉，由于C2在上述第三階段已進(jìn)行了放電，在此第四階段階電位為低電位，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖7中，SP為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。第五階段第三個(gè)時(shí)鐘周期的前半周期，S/R(n)的OutPutl在此階段輸出的OutPutl (η)為低電平信號(hào)，故Μ7關(guān)閉，即使OutPutl (η)為帶有噪聲的低電平信號(hào)，由于Μ7關(guān)閉，也不會(huì)輸出值S/R (η)的0utPut2，而H)點(diǎn)在此階段為高電平信號(hào)(也即H) (η)在此階段為高電平信號(hào))，故Μ14打開(kāi)，由于C2中的電位仍保持低電平，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖7中，即為0utPut2 (η)在此階段為不帶噪聲的低電平 目號(hào)。之后，依次重復(fù)第四階段和第五階段，直至移位寄存器單元S/R(n)接收到S/R(n-l)的OutPutl輸出的OutPutl (n_l)高電平信號(hào)后再開(kāi)始重新執(zhí)行第一階段。
由圖7所示的時(shí)序示意圖可知，PD點(diǎn)電平的高低變化與CLKB的電平的變化相同，因此，也可以將圖6中的M14的控制端接在CLKB上，同樣也能達(dá)到去噪效果。通過(guò)上述分析可知，本發(fā)明實(shí)施例一中的移位寄存器單元利用移位寄存器單元的第一輸出端子的輸出信號(hào)和復(fù)位控制信號(hào)(也即H)點(diǎn)的信號(hào))分別控制去噪模塊的M7和M14的打開(kāi)與關(guān)閉，以及利用去噪模塊的電容的充放電實(shí)現(xiàn)了對(duì)移位寄存器單元的第一輸出端子的輸出信號(hào)進(jìn)行去噪，消除了鋸齒狀噪聲，進(jìn)而確保了畫(huà)面的顯示質(zhì)量。實(shí)施例二上述實(shí)施例一中圖5所示的結(jié)構(gòu)的移位寄存器單元的工作原理還可以為本發(fā)明實(shí)施例二所示。下面對(duì)其進(jìn)行詳細(xì)說(shuō)明。在圖4所示的移位寄存器結(jié)構(gòu)的基礎(chǔ)上，所述移位寄存器單元還包括復(fù)位控制模塊205，包含復(fù)位控制模塊205的移位寄存器單元的結(jié)構(gòu)示意圖與圖5相同，其中復(fù)位控制模塊205,用于根據(jù)第二電源電壓和上拉控制信號(hào)，向復(fù)位模塊輸出復(fù)位控制信號(hào)；所述復(fù)位模塊203，具體用于根據(jù)復(fù)位信號(hào)和復(fù)位控制信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓。具有本發(fā)明實(shí)施例二中描述的工作原理的移位寄存器單元的具體的電路可以為圖8所示，其中所述上拉控制模塊201包括第一晶體管M1，其控制端和第一端共同地連接輸入信號(hào)，其第二端連接到PU點(diǎn)。所述上拉模塊202包括第三晶體管M3和第一電容Cl ；第三晶體管M3，其控制端連接到PU點(diǎn)，其第一端連接所述相應(yīng)的時(shí)鐘信號(hào)，其第二端連接到第一輸出端子；第一電容Cl，其一端連接到PU點(diǎn)，其另一端連接到第一輸出端子。所述復(fù)位控制模塊203包括第五晶體管M5和第六晶體管M6 ；第五晶體管M5，其控制端和第一端共同地連接第二電源電壓VDD，其第二端連接到PD點(diǎn)；第六晶體管M6，其控制端連接到PU點(diǎn)，其第一端連接到H)點(diǎn)，其第二端連接VSS。所述復(fù)位模塊204包括第二晶體管M2、第四晶體管M4、第七晶體管M7、第八晶體管M8和第九晶體管M9 ；第二晶體管M2，其控制端連接到ro點(diǎn)，其第一端連接到I3U點(diǎn)，其第二端連接VSS ；第四晶體管M4，其控制端連接到ro點(diǎn)，其第一端連接到第一輸出端子，其第二端連接VSS ；第七晶體管M7，其控制端連接復(fù)位信號(hào)，第一端連接到PU點(diǎn)，第二端連接VSS ；第八晶體管M8，其控制端連接復(fù)位信號(hào)，其第一端連接VDD，其第二端連接到H)占.第九晶體管M9，其控制端連接復(fù)位信號(hào)，第一端連接到第一輸出端子，第二端連接VSS。所述去噪模塊205包括第七晶體管M7、第十四晶體管M14和第二電容C2 ；第七晶體管M7，其控制端和第一端共同地連接到第一輸出端子，其第二端連接到第十四晶體管的第一端；第十四晶體管M14，其控制端連接到ro點(diǎn)，其第二端連接到第二輸出端子，其第二端連接到第二輸出端子；第二電容C2，其一端連接VSS，另一端連接到第七晶體管M7的第一端。針對(duì)圖8所示的電路，也可以將去噪模塊中的M14的控制端連接與所述相應(yīng)的時(shí)鐘信號(hào)反相的時(shí)鐘信號(hào)，而不是連接在ro點(diǎn)，其余的連接關(guān)系不改變。為了進(jìn)一步說(shuō)明本發(fā)明實(shí)施例二的工作原理，下面以圖8所示的移位寄存器單元的電路為例，并結(jié)合圖9所示的掃描時(shí)序圖說(shuō)明其工作原理。如圖9所示，為本發(fā)明實(shí)施例二提供的移位寄存器單元的掃描時(shí)序示意圖，其中CLK為輸入移位寄存器單元S/R(n)的時(shí)鐘信號(hào)；CLKB為輸入移位寄存器單元S/R(n_l)及移位寄存器單元S/R(n+1)的時(shí)鐘信號(hào)；OutPutl (η-1)是 移位寄存器單元S/R(n)上一級(jí)移位寄存器單元S/R(n_l)的第一輸出端子的輸出信號(hào)，作為本級(jí)移位寄存器單兀S/R(n)的輸入信號(hào)；PD (η)是移位寄存器單元S/R (η)的復(fù)位控制模塊輸出的復(fù)位控制信號(hào)；OutPutl (η)是移位寄存器單元S/R(n)的第一輸出端子的輸出信號(hào)；0utPut2 (η)是移位寄存器單元S/R(n)的第二輸出端子的輸出信號(hào)；VSS是輸入移位寄存器單兀S/R (η)的第一電源電壓,其為低電平信號(hào)；VDD是輸入移位寄存器單元S/R (η)的第一電源電壓，其為高電平信號(hào)；該移位寄存器單元S/R (η)的掃描時(shí)序過(guò)程可以分為以下五個(gè)階段(圖11中的一、二、三、四、五是表示所述五個(gè)階段的時(shí)間段)由于圖8所示的電路的去噪模塊的工作受控于H)點(diǎn)電位及OutPutl (η)輸出信號(hào)的電位的控制，因此，本發(fā)明實(shí)施例二直接利用ro點(diǎn)電位ro (η)及OutPuti輸出信號(hào)OutPutl (η)的電位對(duì)圖8所示的電路的去噪原理進(jìn)行分析。第一階段第一個(gè)時(shí)鐘周期的前半周期，移位寄存器單元S/R(n)接收S/R(n_l)的OutPutl輸出的OutPutl (η-1)的高電平信號(hào)，此時(shí)，H)點(diǎn)為低電平信號(hào)，故M14關(guān)閉；S/R (η)的OutPutl輸出低電平信號(hào)，故Μ7關(guān)閉，在此階段，S/R(n)的OutPutl端輸出帶有噪聲的OutPutl (η)信號(hào)，但由于M7關(guān)閉，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖9中，即為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。第二階段第一個(gè)時(shí)鐘周期的后半周期，輸入S/R (η)的輸入信號(hào)為低電平信號(hào)(也即OutPutl (η-1)在此階段的低電平信號(hào))，S/R(n)的OutPutl輸出高電平信號(hào)(也即OutPutl (η)在此階段為高電平信號(hào))，故M7打開(kāi)，C2充電，電位升高；而H)點(diǎn)在此階段為低電平信號(hào)(也即H) (η)在此階段為低電平信號(hào))，故M14關(guān)閉，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖9中，即為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。第三階段第二個(gè)時(shí)鐘周期的前半周期，輸入S/R (η)的復(fù)位信號(hào)為高電平信號(hào)(也即S/R(n+1)的OutPutl輸出的OutPutl (n+1)在此階段為高電平信號(hào))，此時(shí)，S/R (η)的OutPutl輸出的OutPutl (η)在此階段為低電平信號(hào)，故Μ7關(guān)閉，此時(shí)，即時(shí)OutPutl (η)在此階段的低電平信號(hào)帶有噪聲，由于Μ7關(guān)閉，因此，也不會(huì)輸出至S/R(n)的0utput2 ;而H)點(diǎn)在此階段為高電平信號(hào)(也即H) (η)在此階段為高電平信號(hào))，故M14打開(kāi)，C2放電，因此，S/R(n)的OutPut2輸出不帶噪聲的高電平信號(hào)，表現(xiàn)在圖9中，即為OutPut2 (η)在此階段為不帶噪聲的高電平信號(hào)。第四階段第二個(gè)時(shí)鐘周期的后半周期，S/R(n)的OutPutl在此階段輸出的OutPutl (η)為低電平信號(hào)，故M7關(guān)閉，即使OutPutl (η)為帶有噪聲的低電平信號(hào)，由于Μ7關(guān)閉，也不會(huì)輸出值S/R(n)的0utPut2，而H)點(diǎn)在此階段為高電平信號(hào)(也即H) (η)在此階段為高電平信號(hào))，故Μ14打開(kāi)，由于C2在上述第三階段已進(jìn)行了放電，在此第四階段階電位為低電位，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖9中，SP為0utPut2 (η)在此階段為不帶噪聲的低電平信號(hào)。第五階段第三個(gè)時(shí)鐘周期的前半周期，S/R(n)的OutPutl在此階段輸出的OutPutl (η)為低電平信號(hào)，故Μ7關(guān)閉，即使OutPutl (η)為帶有噪聲的低電平信號(hào)，由于Μ7關(guān)閉，也不會(huì)輸出值S/R (η)的0utPut2，而H)點(diǎn)在此階段為高電平信號(hào)(也即H) (η)在此階段為高電平信號(hào))，故Μ14打開(kāi)，由于C2中的電位仍保持低電平，因此，S/R(n)的0utPut2輸出不帶噪聲的低電平信號(hào)，表現(xiàn)在圖9中，即為0utPut2 (η)在此階段為不帶噪聲的低電平 目號(hào)。之后，依次重復(fù)第四階段和第五階段，直至移位寄存器單元S/R(n)接收到S/R(n-l)的OutPutl輸出的OutPutl (n_l)高電平信號(hào)后再開(kāi)始重新執(zhí)行第一階段。由圖9所示的時(shí)序示意圖的分析可知，可以將圖8中的M14的控制端單獨(dú)連接一信號(hào)，其僅在M14需要開(kāi)啟的時(shí)間段(例如第三階段)才提供開(kāi)啟M14的控制信號(hào)；也可以將圖8中的M14的控制端連接在與所述相應(yīng)的時(shí)鐘信號(hào)(圖8具體為CLK)反相的時(shí)鐘信號(hào)，也能對(duì)第一輸出端的輸出信號(hào)進(jìn)行去噪，達(dá)到同樣的去噪效果。實(shí)施例三基于與本發(fā)明實(shí)施例一 的同一構(gòu)思，本發(fā)明實(shí)施例三提供一種柵極驅(qū)動(dòng)電路，其結(jié)構(gòu)示意圖如圖10所示，所述柵極驅(qū)動(dòng)電路包括如實(shí)施例一中所述的多個(gè)移位寄存器單元3/Κ(1)、5/Κ(2>··5/Κ(Ν)共N個(gè)移位寄存器單元，除第一個(gè)移位寄存器單元和最后一個(gè)移位寄存器單元外，其余每個(gè)移位寄存器單元的第一輸出端子連接到與其相鄰的上一級(jí)移位寄存器單元的復(fù)位信號(hào)輸入端子和與其相鄰的下一級(jí)移位寄存器單元的輸入端子，柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器單元的第二輸出端子的輸出信號(hào)；第一個(gè)移位寄存器單元的第一輸出端子與第二個(gè)移位寄存器單元的輸入端子連接，最后一個(gè)移位寄存器單兀的第一輸出端子和與其相鄰的上一個(gè)移位寄存器單兀的復(fù)位信號(hào)輸入端子；第一個(gè)移位寄存器單元的輸入端子輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)輸出端子輸出第一時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸出端子輸出第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)輸出端子輸出第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸出端子輸出第一時(shí)鐘信號(hào)；第一電源電壓VSS通過(guò)第一電源電壓VSS輸入端子輸入各級(jí)移位寄存器單元；第一時(shí)鐘信號(hào)CLK、第二時(shí)鐘信號(hào)CLKB和VSS是保證移位寄存器單元正常工作的信號(hào)，所述CLK和CLKB相位相反。優(yōu)選的，柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器單元的第二輸出端子的輸出信號(hào)，各級(jí)移位寄存器單元的第二輸出端子分別連接顯示裝置的柵線。優(yōu)選的,最后一個(gè)移位寄存器單兀的第一輸出端子和與其相鄰的上一個(gè)移位寄存器單元的復(fù)位信號(hào)輸入端子以及自身的復(fù)位信號(hào)輸入端子相連。在本發(fā)明實(shí)施例三的方案中，由于在各移位寄存器單元中新增了去噪模塊，去噪模塊根據(jù)復(fù)位控制信號(hào)以及第一輸出端子輸出的信號(hào)對(duì)該第一輸出端子輸出的信號(hào)進(jìn)行去噪，實(shí)現(xiàn)了對(duì)第一輸出端子輸出的信號(hào)的去噪，因此使得各級(jí)移位寄存器單元的第二輸出端子輸出與之相對(duì)應(yīng)的柵線上的信號(hào)上的噪聲減少，進(jìn)而提高了畫(huà)面顯示的質(zhì)量。實(shí)施例四基于與本發(fā)明實(shí)施例二的同一構(gòu)思，本發(fā)明實(shí)施例四提供一種柵極驅(qū)動(dòng)電路，其結(jié)構(gòu)示意圖如圖11所示，所述柵極驅(qū)動(dòng)電路包括S/R(l)、S/R(2)…S/R(N)共N個(gè)移位寄存器單元，其中，幀起始信號(hào)STV被接入到第一級(jí)移位寄存器單元的輸入端子，其余每級(jí)移位寄存器單元S/R(n)的第一輸出端子OutPutl均和與其相鄰的下一級(jí)移位寄存器單元S/R(n+1)的輸入端子InPut、以及與其相鄰的上一級(jí)移位寄存器單元S/R(n-1)的復(fù)位信號(hào)輸入端子Rst相連，每級(jí)移位寄存器單元S/R(n)的第二輸出端子0utPut2和與其對(duì)應(yīng)的柵線G (η)相連，所述η為大于I小于N的正整數(shù)；多級(jí)移位寄存器單元中有接收第一時(shí)鐘信號(hào)的奇數(shù)級(jí)和接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)的偶數(shù)級(jí)；

奇數(shù)級(jí)的移位寄存器單元通過(guò)自身的第一時(shí)鐘信號(hào)CLK輸入端子接收第一時(shí)鐘
信號(hào);偶數(shù)級(jí)的移位寄存器單元通過(guò)自身的第二時(shí)鐘信號(hào)CLKB輸入端子接收相位與第一時(shí)鐘信號(hào)相反的第二時(shí)鐘信號(hào)；每個(gè)移位寄存器單元還包括第一電源電壓VSS輸入端子和第二電源電壓VDD輸入端子，分別用于輸入第一電源電壓和第二電源電壓，該第一電源電壓和第二電源電壓用以確保移位寄存器單元的正常工作。在本發(fā)明實(shí)施例四的方案中，由于在各移位寄存器單元中新增了去噪模塊，去噪模塊根據(jù)復(fù)位控制信號(hào)以及第一輸出端子輸出的信號(hào)對(duì)該第一輸出端子輸出的信號(hào)進(jìn)行去噪，實(shí)現(xiàn)了對(duì)第一輸出端子輸出的信號(hào)的去噪，因此使得各級(jí)移位寄存器單元輸出與之相對(duì)應(yīng)的柵線上的信號(hào)上的噪聲減少，進(jìn)而提高了畫(huà)面顯示的質(zhì)量。實(shí)施例五本發(fā)明實(shí)施例五提供一種顯示裝置，所述顯示裝置包括實(shí)施例三或?qū)嵤├娜我凰龅臇艠O驅(qū)動(dòng)電路。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種移位寄存器單元，其特征在于，所述移位寄存器單元包括 上拉控制模塊，用于接收輸入信號(hào)，并向上拉節(jié)點(diǎn)輸出上拉控制信號(hào)； 上拉模塊，用于根據(jù)上拉節(jié)點(diǎn)的上拉控制信號(hào)，將第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)提供給第一輸出端子； 復(fù)位模塊，用于根據(jù)復(fù)位信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓； 去噪模塊，用于在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)。
2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括 復(fù)位控制模塊，用于根據(jù)第二電源電壓和上拉控制信號(hào)，向復(fù)位控制節(jié)點(diǎn)輸出復(fù)位控制信號(hào)； 所述復(fù)位模塊，具體用于根據(jù)復(fù)位信號(hào)和復(fù)位控制信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓。
3.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括 復(fù)位控制模塊，用于根據(jù)第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)和上拉控制信號(hào)，向復(fù)位控制節(jié)點(diǎn)輸出復(fù)位控制信號(hào)，所述第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)與第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位相反； 所述復(fù)位模塊，具體用于根據(jù)第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)、復(fù)位信號(hào)和復(fù)位控制節(jié)點(diǎn)的復(fù)位控制信號(hào)，向上拉節(jié)點(diǎn)和第一輸出端子提供第一電源電壓。
4.如權(quán)利要求3所述的移位寄存器單元，其特征在于，所述去噪控制信號(hào)輸出端子與第二時(shí)鐘信號(hào)輸出端子相連或者與復(fù)位控制節(jié)點(diǎn)相連，所述第二時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位與第一時(shí)鐘信號(hào)輸出端子輸出的信號(hào)的相位相反，所述去噪模塊包括第七晶體管、第十四晶體管和第二電容； 第七晶體管，其控制端和第一端共同地連接到第一輸出端子，其第二端連接到第十四晶體管的第一端； 第十四晶體管，其控制端連接到復(fù)位控制節(jié)點(diǎn)或第二時(shí)鐘信號(hào)輸出端子，其第二端連接到第二輸出端子； 第二電容，其一端連接第一電源電壓，另一端連接到第七晶體管的第一端。
5.如權(quán)利要求4所述的移位寄存器單元，其特征在于，所述上拉控制模塊包括 第一晶體管，其控制端和第一端共同地連接輸入信號(hào)，其第二端連接到上拉節(jié)點(diǎn)。
6.如權(quán)利要求5所述的移位寄存器單元，其特征在于，所述上拉模塊包括第三晶體管和第一電容； 第三晶體管，其控制端連接到上拉節(jié)點(diǎn)，其第一端連接第一時(shí)鐘信號(hào)輸出端子，其第二端連接到第一輸出端子； 第一電容，其一端連接到上拉節(jié)點(diǎn)，其另一端連接到第一輸出端子。
7.如權(quán)利要求6所述的移位寄存器單元，其特征在于，所述復(fù)位控制模塊包括第五晶體管、第六晶體管、第八晶體管和第九晶體管； 第五晶體管，其控制端連接到第九晶體管的第二端，其第一端連接第二時(shí)鐘信號(hào)輸出端子，其第二端連接到復(fù)位控制節(jié)點(diǎn)；第六晶體管，其控制端連接到上拉節(jié)點(diǎn)，其第一端連接到復(fù)位控制節(jié)點(diǎn)，其第二端連接第一電源電壓； 第八晶體管，其控制端連接到上拉節(jié)點(diǎn)，其第一端連接到第九晶體管的第二端，其第二端連接第一電源電壓； 第九晶體管，其控制端和第一端共同地連接第二時(shí)鐘信號(hào)輸出端子。
8.如權(quán)利要求7所述的移位寄存器單元，其特征在于，所述復(fù)位模塊包括第二晶體管、第四晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管； 第二晶體管，其控制端連接復(fù)位信號(hào)，其第一端連接到上拉節(jié)點(diǎn)，其第二端連接第一電源電壓； 第四晶體管，其控制端連接復(fù)位信號(hào)，其第一端連接到第一輸出端子，其第二端連接第一電源電壓； 第十晶體管，其控制端連接到復(fù)位控制節(jié)點(diǎn)，其第一端連接到上拉節(jié)點(diǎn)，其第二端連接第一電源電壓； 第十一晶體管，其控制端連接到復(fù)位控制節(jié)點(diǎn)，其第一端連接到第一輸出端子，其第二端連接第一電源電壓； 第十二晶體管，其控制端連接第二時(shí)鐘信號(hào)輸出端子，其第一端連接到第一輸出端子，其第二端連接第一電源電壓； 第十三晶體管，其控制端連接第二時(shí)鐘信號(hào)輸出端子，其第一端連接輸入信號(hào)，其第二端連接到上拉節(jié)點(diǎn)。
9.一種柵極驅(qū)動(dòng)電路，其特征在于，包括多個(gè)如權(quán)利要求1-8任一權(quán)利要求所述移位寄存器單元； 除第一個(gè)移位寄存器單元和最后一個(gè)移位寄存器單元外，其余每個(gè)移位寄存器單元的第一輸出端子連接到與其相鄰的上一級(jí)移位寄存器單元的復(fù)位信號(hào)輸入端子和與其相鄰的下一級(jí)移位寄存器單元的輸入端子，柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器單元的第二輸出端子的輸出信號(hào)； 第一個(gè)移位寄存器單元的第一輸出端子與第二個(gè)移位寄存器單元的輸入端子連接，最后一個(gè)移位寄存器單元的第一輸出端子和與其相鄰的上一個(gè)移位寄存器單元的復(fù)位信號(hào)輸入端子； 第一個(gè)移位寄存器單兀的輸入端子輸入巾貞起始信號(hào)。
10.一種顯示裝置，其特征在于，所述顯示裝置包含權(quán)利要求9所述的柵極驅(qū)動(dòng)電路。
全文摘要
本發(fā)明公開(kāi)了一種移位寄存器單元、柵極驅(qū)動(dòng)電路和顯示裝置，主要內(nèi)容為移位寄存器單元包括上拉控制模塊、上拉模塊、復(fù)位模塊和用于在第一輸出端子輸出的信號(hào)的電平值大于第一設(shè)定閾值時(shí)，保存該第一輸出端子輸出的信號(hào)，在去噪控制信號(hào)輸出端子輸出的信號(hào)的電平值大于第二設(shè)定閾值時(shí)，從第二輸出端子輸出保存的第一輸出端子輸出的信號(hào)的去噪模塊。由于利用了第一輸出端子輸出的信號(hào)及去噪控制信號(hào)輸出端子輸出的信號(hào)對(duì)第一輸出端子輸出的信號(hào)進(jìn)行濾波，因此，消除了第一輸出端子輸出的信號(hào)的中的毛刺，也即消除了噪聲，解決了由于輸出信號(hào)的噪聲而導(dǎo)致畫(huà)面顯示不良的問(wèn)題。
文檔編號(hào)G09G3/36GK103065578SQ20121054029
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月13日 優(yōu)先權(quán)日2012年12月13日
發(fā)明者孔益, 劉俊豪 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司